SynplICity公司日前宣布其Certify ASIC RTL原型设计软件增强了对Xilinx Virtex-5系列的65纳米FPGA的支持。Certify软件是业界首款支持多个FPGA进行ASIC原型设计的产品。Certify工具将多芯片分组技术与业界一流的FPGA综合技术进行了完美结合，使设计人员能够充分利用xilinx Virtex-5器件的速度、容量及多功能优势进行基于FPGA的原型设计。如果设计人员将Virtex-5器件与Certify软件结合使用，则可以采用更少的FPGA器件进行更大的ASIC设计，从而使原型设计过程更快、更简单，且成本更低。

      通过使用版Certify产品，设计人员不仅可以显著缩短原型开发时间，而且还能够大幅提高原型性能。这部分原因应归功于Certify工具增强了其中两个强大而独特的分组功能：快速分组技术(QPT)与Certify引脚多路复用技术(CPM)。快速分组技术能够进行引脚自动分配，并根据关键逻辑块初的手动布置，自动完成FPGA之间其余各块的分组。而Certify引脚多路复用技术则可以在不更改RTL代码的情况下共享FPGA器件的I/O引脚，从而解决了在对多个FPGA的设计进行分组时经常遇到的难题之一，即I/O引脚不足的问题。借助增强的CPM功能，ertify软件中的算法现在能够利用FPGA时钟网络的详细信息，从而显著提高原型的时钟速度并快速、准确地进行引脚多路复用。除QPT与CPM增强特性之外，自动化DesignWare转换与自动化门控时钟转换功能还使得设计人员无需进行手动更改即可直接使用ASIC RTL。