这种高速工业标准链路使面向TI DSP的设计者能够使用赛灵思FPGA来进行DSP加速、总线桥接、逻辑合并或实现新外设。新的VLYNQ接口在赛灵思低成本的Spartan-3与Spartan-3E FPGA上提供了一种到CoreConnect总线的桥接电路，允许设计者使用FPGA来扩展其基于达芬奇(DaVinci)技术的 TMS320DM644x数字媒体处理器或其他任何带有VLYNQ接口的TI DSP的外设数量。

       “与TI这样的DSP生态系统领导厂商协作，是我们数字信号处理战略与路线图的基石，”赛灵思DSP部总经理兼副总裁Omid Tahernia说，“这些新型接口建立在我们去年推出的协处理平台的基础上，为将来推出更多协作解决方案铺平了道路。”

       “我们的TI DSP解决方案现在具备到赛灵思FPGA的标准化高速接口，”德州仪器新兴终端设备的DSP业务总经理Joe Rigazio说，“通过协作，TI与赛灵思缩短了视频客户端/基础设施与数字通信市场中客户推出复杂系统设计的上市时间。”

       Serial RapidIO接口在FPGA与TI C6455 DSP之间建立了一条极高速的链接，可实现数据和时钟的高吞吐率。赛灵思RapidIO接口支持在Virtex-4 FX和Virtex-II Pro FPGA平台上实现x1和x4通道 Serial RapidIO链接。x1和x4通道配置均支持每通道1.25Gbps、2.5Gbps和3.125Gbps的工作链接速率。通过赛灵思Serial RapidIO接口，设计者可以使用TI DSP在无线与电信基础设施、数字视频和成像等应用中实现独特而灵活的高性能架构。

       VLYNQ是一种低引脚数串行通信接口，工作速率可达125MHz。新型赛灵思VLYNQ接口提供了一种到赛灵思FPGA上所具有的CoreConnect片上外围总线(OPB)的桥路。通过赛灵思VLYNQ接口，设计者可以使用基于达芬奇(Davinci)技术的TI TMS320DM6443和TMS320DM6446处理器，与定制或标准微处理器外设进行通信，其中包括在Spartan-3和Spartan-3E FPGA中额外的UART和SPI等器件，从而提供了一种灵活而差异化的系统解决方案，以更好地满足不断变化的市场需求。

       新型VLYNQ 接口延续了赛灵思EMIF接口和针对DM642EVM的视频协处理套件的成功推出。虽然设计者仍然可以使用EMIF接口在赛灵思FPGA与TI DSP之间进行通信，但他们现在可以选择使用VLYNQ来实现与FPGA的接口，而将EMIF接口专门用于TI DSP到外部存储器的接口，从而提供更高的系统性能。

       赛灵思VLYNQ接口现已有售，售价为995美元。Serial RapidIO物理层和逻辑(IO)与传输层接口LogiCORE从今天开始供货。物理层LogiCORE(DO-DI-RIO-PHY)的目录价格为15,000美元，逻辑(IO) 与传输层接口LogiCORE(DO-DI-RIO-LOG)的目录价格为10,000美元。