逻辑模块规模与元器件的颗粒度相关，而元器件的颗粒度又与模块之间需要完成的布线（路由通道）工作量相关。3种常见的不同颗粒度分类如下：

　　·小颗粒度（Pilkington或者“门海（sea of gates）”架构）

　　·中等颗粒度（FPGA）

　　·大颗粒度（CPLD）

　　1.小颗粒度元器件

　　由Pilkington半导体公司提供的小颗粒度元器件初得到Plessey公司的认可，然后是Motorola公司的认可。基本逻辑单元包括一个单一与非门和一个锁存器（请参阅图1）。由于采用与非门可以实现任何二进制逻辑函数，所以与非门被称为通用函数。这一技术连同已经被认可的逻辑合成工具（例如ESPRESSO）一起，还应用在门阵列的设计之中。在门阵列的与非门之间布线是采用额外的金属层来实现的。但对于可编程的结构来讲，这就成了一个瓶颈，因为与已经实现的逻辑函数相比，它对布线资源的利用率非常高。此外，构建一个简单的DSP对象就需要大量的与非门。例如：一个高速4位加法器就要用掉大约130个与非门。这使得小颗粒度技术在实现大多数DSP算法时并没有什么吸引力。

　　图1 具有10K个与非逻辑模块的Plessey ERA60100结构【8】
（a）基本逻辑模块 （b）布线结构

　　2.中等颗粒度元器件

　　为常见的FPGA结构如图2（a）所示。图3给出了一个当前中等颗粒度FPGA元器件的具体示例。具有代表性的基本逻辑模块是小规模的表（例如：Xilinx Virtex，具有4位到5位的输入表，1位或者2位的输出）或者由专用的多路复用器（multiplexer，MPX）逻辑来实现，例如：在Actel的ACT-2元器件中的所使用的MPX【9】。布线通道的选择范围是从短到长。带有触发器的可编程I／O模块就附在元器件的物理边缘。

　　图2 （a）FPGA和（b）CPLD的结构

　　图3 中等颗粒度元器件的示例

　　3.大颗粒度元器件

　　在图2（b）中给出了大颗粒度元器件的特性，诸如复杂的可编程逻辑元器件（complexprogrammable logic devices，CPLD）。这些复杂的可编程逻辑元器件（CPLD）可以定义成是由简单可编程逻辑元器件（simple programmable logic devices，SPLD）组合而成的，例如：如图4所示的传统GAL16V8芯片。这类SPLD芯片由一个充当与非阵列的可编程逻辑阵列和一个通用I／O逻辑模块组成。通常，CPLD中的SPLD具有8到10个输入端，3到4个输出端，并且支持大约20个乘积项。在这些SPLD模块之问的宽带总线（Altera称之为可编程内连阵列，（programmable interconnect arrays，PIAs））上有可能存在短暂的延迟。通过将总线与固定的SPLD时限结合起来就能够提供与CPLD之间可预先计算的管脚到管脚之间的短暂延迟。

　　图4 GAL16V8 （a）8个宏单元中的前3个 （b）输出逻辑宏单元（OLMC）

　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）