CMOS开关电路原理
出处:电子产品世界 发布于:2013-09-04 10:59:04
图1为CMOS模拟开关电路原理图。它克服了NMOS模拟开关电路Ron虽vI增大而增大的缺点,扩大输入信号幅度的范围;而且可以在CMOS电路基础上增设辅助电路,消除NMOSFET的衬底效应对Ron的影响。
图1 CMOS开关电路原理
假定控制信号vc高电平VCH=VDD为逻辑“1”,低电平VCL=-Vss(取Vss=VDD)为逻辑“0”.T1衬底电压VB1=-Vss,T2衬底电压VB2=VDD.从图可知,vc直接输送到T1的栅极,而T2的栅极电压是vc经非门(T3、T4组成)倒相后的电压。当vc=“1”时,VG1=VDD,VG2=-Vss.所以当vI为接近-Vss低电平时,vGS1=(vG2-vI)=(VDD-vI)>VT,T1完全导通,vGS2=(vG2-vI)=(Vss-vI),即vGS2<VT,T2截止,iD2=0;反之,当vI为接近VDD高电平时,则T2完全导通,T1截止。而当vc=“0”时,T1、T2均截止。由于开关闭合时,T1和T2并联,互相补偿,使vI在-Vss~VDD范围内变化,Ron基本不变。CMOS开关Ron与vI的关系如图2所示。
为了消除NMOSFET的衬底调制效应对Ron的不良影响,通常在CMOS开关原理电路基础上增设辅助电路。如图3所示CMOS开关电路 中,增加了非门PI2和T3~T5.当vc=“1”时,因非门PI1、PI2倒相,T5截止,vI经T3、T4加到T1衬底B1上,同时,vI又直接加到T1的源极S1上,于是vBS1=0,且与vI大小无关,从而消除了T1的衬底调制效应。T2为PMOSFET,虽然vB2=VDD,但因PMOSFET的衬底调制效应很小,故vBS2随vI变化对Ron的影响可略。
图1 CMOS开关Ron与vI的关系 图2 含辅助电路CMOS开关电路
下一篇:无线限位开关获市场青睐
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 接近开关原理及选型2024/4/8 17:26:30
- 了解电磁推进中的固态开关2024/4/7 17:09:26
- MOS开关设计2024/1/23 16:49:36
- 双向开关能否成为行业标准?2023/12/25 15:54:20
- 光开关 SensorEyec 应用2023/10/16 16:36:41