美商亚德诺公司（Analog Devices, Inc.;ADI）推出AD9528 JESD204B时脉和SYSREF产生器，专为支援LTE和多载波GSM基地台设计、军用电子系统、RF测试仪器，与其他新兴宽频 RF GSPS 资料撷取讯号链的时脉要求。

    使用JESD204B标准于高速转换器到数位处理器介面，在许多先进的应用上变得越来越普遍，因为资料速率已经被推升到每秒数十亿位元（Gb/s）的范围内，况且多通道的同步和资料延迟时间管理变成系统必备。JESD204B 介面的开发就是为了高资料率的系统设计需求，而AD9528时脉元件包含许多功能，可以支援并增强这个非凡的介面标准。

    AD9528 提供了一个低功耗、多输出，具有低抖动性能的时脉分配功能，以及一个晶片内建的二级PLL和VCO。晶片内建的VCO可从3.6 GHz调整到4.0 GHz，加上输入接收器和振荡器，均可提供单端和差动式作业。

    AD9528提供与JESD204B相容的subclass 1 SYSREF ,及确定性延迟时脉讯号，并支援多种用于SYSREF讯号产生的选项。基本的是一个简单的缓冲功能，其中使用者提供的 SYSREF 讯号会扇出到SYSREF输出接脚。当提供的是外部的SYSREF讯号源时， AD9528 也能够同步SYSREF 输出到内部产生的时脉输出，这对实现的确定性延迟是有必要的。

    AD9528 还能够在内部产生SYSREF讯号源。AD9528支援连续讯号SYSREF产生，以及“n-shot”脉波产生。n-shot产生在系统中是少不得的，因为连续讯号可能会在由时脉驱动的资料转换器，其输出频谱中造成无用的杂波。

    当连接到恢复的系统参考时脉和 VCXO 时， AD9528 产生12个范围为1 MHz至400 MHz的低杂讯输出，以及二个高达1.25 GHz的高速输出。其中一个时脉输出的频率和相位与另一个时脉输出相关，可以藉着在 VCO 的输出，利用分频器相位选择功能，来增加半个讯号周期的变化，做出一个无抖动，粗略时序的调整。每个 SYSREF 讯号都有额外的相位偏移能力，这样，在每个目标元件处，输入到达时间就变非常简单。

    AD9528可设计到宽频射频资料撷取应用产品中，并搭配ADI的 AD9680 双通道14位元、1.0 GSPS JESD204B A / D转换器。