PCB设计,如何对线间距3W规则进行规则检查?

出处:面包板 发布于:2020-03-26 14:14:12

  为了尽量减小单板设计的串扰问题,PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则,但是这种方法的一个弊端是差分线间距(间距设置大小不满足3W规则的设置)也会DRC报错,产生很多DRC报告,难以分辨,如图12-23所示。

  图12-23 DRC报告

  如何解决这个问题呢?可以利用Altium Designer的高级规则编辑功能,对差分线进行过滤。

  (1)按快捷键“DR”,进入PCB规则及约束编辑器,新建一个间距规则,并把优先级设置到第一位。

  (2)如图12-24所示,在“Where The First Object Matches”处选择“Custom Query”,进入用户自定义界面,然后再选择“查询助手......”,自定义帮助菜单。

  图12-24 规则的设置

  (3)PCB规则及约束编辑器中存在高级工具菜单栏,包含“+”“-”“*”等。这些可用于编辑高级规则,这其实和编写C语言代码类似。由于高级代码的使用频率较低,在此不做说明,如果读者想了解可以参考Altium Designer的官方文档,弄清楚每一个代码的含义再进行编辑。在此,在自定义代码编辑框中输入“istrack>(InDifferentialPairClass('All Differential Pairs'))”,表示的含义是不包含差分走线的导线。

  (4)在“Where The Second Object Matches”处适配“IsTrack”,那么整个规则的含义表述为除了差分线之外的导线和导线之间的距离。

  (5)按快捷键“TDR”,重新运行DRC,可以得到如图12-25所示的结果,差分线之间的间距只有8.6mil,不满足设计的3W规则12mil,但是不再进行报错。

  图12-25 走线间距规则报告


版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,http://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈

非常感谢您使用维库电子市场网,欢迎向阿库提出宝贵的意见。您的参与是维库提升服务的动力!意见一经采纳,就有感恩红包奉上哦!

联系人:

联系方式:

建议或问题:

按住滑块,拖拽到最右边
>>