用于扇出型晶圆级封装的铜电沉积

出处:厂商供稿 发布于:2020-07-13 15:59:16

  随着集成电路设计师将更复杂的功能嵌入更狭小的空间,异构集成包括器件的3D堆叠已成为混合与连接各种功能技术的一种更为实用且经济的方式。作为异构集成平台之一,高密度扇出型晶圆级封装技术正获得越来越多的认可。此种封装解决方案的主要优势在于其封装的基片更少,热阻更低,电气性能也更。这是一个体现“超越摩尔定律”的例子,即使用 “摩尔定律”以外的技术也能实现更高的集成度和经济效益。

  异构集成技术

  高密度扇出型封装技术满足了移动手机封装的外形尺寸与性能要求,因此获得了技术界的广泛关注。构成此技术的关键元素包括重布线层(RDL)金属与大型铜柱镀层。重布线层连通了硅芯片上的高密度连接和印制电路板的低密度连接。通常需要使用多层重布线层,才能够让信号路由至电路板。

  如图1所示,大型铜柱是垂直连接不同层级的金属支柱。顶部单个晶片的焊锡凸块被放置于大型铜柱之上,并通过回流焊完成连接。

  图1. 2.5D封装中的中介层结构

  大型铜柱的工艺挑战

  大型铜柱的区别在于其尺寸大小:它的高度和宽度是标准铜柱的5倍之多。构建大型铜柱的传统方法是采用常规电镀,这个过程漫长且缓慢。而的问题在于,此过程通常会产生不可接受的不一致结果。电镀铜柱的高度会随局部电流负载密度的不同而变化,并可能在支柱顶部产生一定程度的隆起或凹陷,而不是所需的平坦表面(图2)。这种高度与特征形状的不一致,可能会需要额外的后续平面化步骤(如CMP),并会导致连接不稳定,降低设备性能,增加总体工艺时间和成本。

  影响以上电镀结果的单个晶片布局差异包括特征形状、宽度、深宽比以及周围光阻的厚度和给定区域的特征密度。这些差异可能会演变成为晶圆、单个晶片或各个特征之间的差异。

  解决这个问题的方法之一就是在目标厚度上电镀多余的金属,然后逆转电镀极化与电流方向。这将回蚀所添加金属,以缩小铜柱的高度分布,或使大型铜柱的顶部更平整。但这种方法可能无法有效提升不同长度铜柱尺寸的一致性,而且通常会导致不良变形,使得大型铜柱的表面粗糙凹陷,边缘腐蚀。 

 图2. 电镀大型铜柱的常见差异包括电流负载问题、凹陷和凸起。

  泛林集团的解决方案

  泛林集团通过其独有的Durendal?工艺解决这一问题。该工艺可以产出优质、光滑的大型铜柱顶部表面,整个晶圆上的大型铜柱高度也非常均匀。整套Durendal?工艺可以在SABRE 3D设备上实施完成。

  图3. 通过SABRE? 3D使用Durendal?工艺,产出尺寸均匀、高质量的大型铜柱。下方的图片比较了晶圆边缘(左侧)与晶圆中心(右侧)大型铜柱的高度差异。


版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

相关技术资料
广告
上传BOM文件: BOM文件
*公司名:
*联系人:
*手机号码:
QQ:
应用领域:

有效期:
OEM清单文件: OEM清单文件
*公司名:
*联系人:
*手机号码:
QQ:
有效期:

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!