仅上升部分延迟的接通迟电路图
出处:forsuccess 发布于:2009-10-29 00:00:00 | 2907 次阅读
图1是仅在ON时延迟的电路——接通延迟电路,仅在电阻R上并联二极管D,如果改变二极管的方向,如图2所示,就变成了仅在OFF时延迟的电路——断开延迟电路。
图1 仅上升部分延迟的接通延迟电路
图2仅下降部分延迟的断开延迟电路
这种延迟电路中的二极管实现切换充放电时间的动作。二极管不导通时,T=RC;导通时,CMOSIC的输出阻抗+二极管D的动作阻抗(可忽略),可以极端地缩短时间常数。
图3是接通延迟时的电容C端子电压波形。横切阈值电压VN,的时间为接通延迟时间约(10μs),横切怖时电压急剧上升,几乎没有延迟。
图3 断开延迟电路的电容C端子电压波形
这种电路输人T=RC以下的脉冲列不出现输出,因此可适用于去掉幅度狭小的脉冲、噪声等。
另一方面,断开延迟电路为拉长脉冲宽度,需拉长幅度狭小的脉冲列。
图4是观测断开延迟时的电容C端子电压波形图。OFF后横切Vp,的时间(约10ps)为断开延迟时间。
图4 断开延迟电路的电容C端子电压波形
(R=10kΩ,C=1000pF,2V/div,10μs/div)
下一篇:图形均衡器电路图
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。