能记忆的逻辑探头电路图
出处:dai_weis 发布于:2009-12-01 00:00:00 | 1591 次阅读
本电路可应于通过逻辑测试或随机的抖动检测,具有输入阻停高的特点,适合±15V左右的输入信号。
当探头输入为“1”态时,双单稳电路74LS123的负触发端(1)为低电平,点亮LED1。一旦出现输入下跳时,触发(9),而(5)出现正跳变,LED1出现约20ms的暗时间。
当输入为“0”态时,LED2常暗,而正跳变会使LED1出现20ms的亮时间表。74LS123的(13)、(5),在探头输入无论出现正、负跳变时,总有一个办出触发74LS74,从而点亮LED2,所以具有记忆功能。74LS123的(2)、(3)(10)(11)必须接高电平。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:录音机至微型计算视转接电路图
下一篇:计算机串行接口状态指示电路图
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。