数据锁存电路图
出处：gaoxj 发布于：2011-03-16 00:00:00 | 7403 次阅读
如图所示是由四2输入端与门CD4081、四R－S锁存触发器CD4043和六反相缓冲器／变换器CD4049构成的数据锁存电路，该电路主要用计算机中总线数据的传输和锁存。
数据锁存电路
从图中我们看到该电路是一个相对容易理解的电路。CD4081的A端为读入数据输入端，而B端共同作为选通端ST。当ST为高电平时，数据就可以送至CD4043的S端，而CD4043的R端连接一起作为复位端。当R为高电平时，其复零。CD4043的ENABLE端用作三态功能控制，控制数据的输出。
DIS为“1”时，ST为“1”，有下述关系：
Q＝ST×DIS×A
当ST为“0”时，数据锁存。
每当接收新的数据时，使CD4043复位端R置为高电平，数据锁存。以上就实现了总线数据锁存功能。
0次
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
广告
热门电路图
最新电路图
