定时器电路图
出处:CGKDXX 发布于:2011-03-29 00:00:00 | 12417 次阅读
如图所示是由7位二进制串行计数器/分频器CD4024、14位二进制串行计数器/分频器CD4020以及NE555组成的定时器电路,该电路的定时范围为1~30min。
定时器电路
在电路图中,NE555与R1、R2、RP以及C1、C2组成了多谐振荡器,用来产生时基脉冲,其中RP用来调节振荡频率。CD4024组成8级分频器,其分频系数为128,CD40⒛组成14级分频器,其分频系数为8192。调节电位器RP,将NE555振荡频率上下限设定在582.5Hz~17.48kHz之间。
与非门CD4011作为缓冲器来驱动耳机发音。与非门的两端分别接CD4024的输出端Q2以及CD40⒛的输出端Q13。当超过定时时间后,从Q2端输入一个脉冲来驱动耳机发声。
当按下开关SB后,CD4024和CD4020的复位端R均接高电平,分频器发生复位,输出端全为低电平。
上一篇:电流流动方向演示电路图
下一篇:八路数据选择电路图
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。