Cadence发布高性能加速器/仿真器Palladium III
出处:conwh 发布于:2007-12-12 10:20:24
此外,Palladium III还实现了与Cadence企业系统级验证(ESL)解决方案全面结合。实现了所有工程设计和验证功能的硬件、软件和全系统确认的自动化和管理。
Palladium III提供了相当于上一代产品两倍的运行时间性能,拥有在业内极其出众的调试环境。通过这一新系统,复杂的设计可以在将近2MHz的速度下进行,表现出比简单仿真高一百万倍的性能。
Palladium III建立于Cadence创新的基于处理器的加速技术,能够支持多32位用户同时运作,并提供了仿真器市场快的汇编速度,单工作站每小时编译能力可达3000万门,并且其容量的调整范围可以从每个域/用户180万门到整个系统的2.56亿门。
其它好处包括基于事务的加速和基于断言加速的系统范围的管理具备语言灵活性。这种灵活的环境在开发时就考虑到了范围广泛的用户,可让HDL、SystemC、C/C++和e 测试平台或者外部设备能够高速互动,加速化设计以Verilog、System Verilog和/或者VHDL进行编写,而断言则以PSL、OVL和System Verilog进行编写。
“企业系统级验证解决方案对于我们的成功正变得越来越重要,我们需要继续努力缩短我们的整个验证周期。”QLogic公司工程师Tom Paulson说,将Palladium III与上一代产品相比,我们看到了汇编和运行时间性能方面有3~5倍的进化,大量调试的效率得以提升,在大吞吐量的情况下,能够有3~5倍的密集度。
推动了Cadence企业系统级验证解决方案
Palladium III是Cadence ESL验证解决方案的主要推动者,让约束驱动的、随机的系统级事件生成能够与硬件中运行的加速设计互动。用户能够在加速其系统级芯片设计和嵌入式处理器的同时,让嵌入式软件或硬件的随机测试自动化。Palladium III的用户还可以让全系统确认和硬件/软件协同验证过程自动进行,并对其进行分析,寻找故障,并以Incisive Enterprise Manager进行修正。
附加功能
Palladium III提高了系统级调试的效率,加速了将波形信息从硬件上传到工作站的时间。该系统在无须重启系统或依靠外部界面的情况下,为所有信号提供了完全的互动可见度。基于事务的加速使用了新增的模型,叫做并行运作模式,能够在测试平台于工作站中运行的同时,让设计能够以仿真速度连续运行(自由运行)。该功能将线路内仿真与在Incisive Enterprise Simulator上运行的软件测试平台结合——为整个系统级验证过程结合或添加了一个透明层。
全新的Palladium III加速器/仿真器目前已经向客户提供了β测试版。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 精确电流测量的模拟直流电流表知识2024/3/28 17:45:12
- EMI 测量是使用电源输入端的 LISN2024/3/26 17:53:46
- 低电感、高电流 SMD 电感器的脉冲电感测量2024/3/25 16:53:34
- 自测试 GPIO2024/3/21 16:24:42
- 低成本电流检测2024/3/11 16:56:19