用AD9850激励的锁相环频率合成器

出处：kingpoo 发布于：2007-05-25 13:24:30

摘要：提出了一种DDS和PLL相结合的频率合成方案，介绍了DDS芯片AD9850的基本工作原理、性能特点及引脚功能，给出了以AD9850作为参考信号源的锁相环频率合成器实例，并对该频率合成器的硬件电路和软件编程进行了简要说明。
关键词： DDS 锁相环频率合成器数据寄存器

以DDS(直接数字合成)激励的PLL(锁相环)频率合成器，是用DDS作为参考信号源，将DDS和PLL组合在一起的一种独特的频率合成器方案。它综合了DDS和PLL频率合成器的优点，具有极高的频率分辨率、极短的换频时间和较好的噪声性能，而且频率范围宽、控制灵活，是应用于雷达、通信等领域中的一种较为先进的频率合成方案。其电路原理框图如图1所示。

我们在实际工作中，以美国AD公司生产的DDS芯片AD9850和MITEL公司的PLL芯片SP8858为，完成了一款高性能的DDS+PLL的频率合成器的设计与试验，并将其应用于一无线测量接收机中，收到了极好的效果。下面介绍AD9850的基本工作原理和引脚功能等，并给出频率合成器实例的方案组成。

1 AD9850的工作原理与引脚功能
1.1 基本工作原理
AD9850采用先进的DDS技术，在内部集成了32位相位累加器、14 位正/余弦查询表和高性能的10位D/A转换器以及一个高速比较器，其原理框图见图2。

它通过并口或串口写入的频率控制字来设定相位累加器的步长大小，相位累加器输出的数字相位通过查找正/余弦查询表得到所需频率信号的采样值，然后通过D/A变换，输出所需频率的正弦波信号。还可以通过高速比较器将该正弦波信号转换成方波，作为时钟信号输出。
输出信号的频率FDDS由下式确定：
FDDS＝△f·FCLK/232(1)
式中，△f为32位频率控制字的值，FCLK为工作时钟。
1.2 控制方式
AD9850内部的5个8位寄存器构成一个40位的数据寄存器，储存来自外部数据总线的数据和控制字，其中32位为频率控制字、5位为相位调制字、1位是电源休眠(power down)功能控制，另2位储存工厂保留码(用户编程时，应将其设定为"00")。寄存器可通过并行或串行方式装载。
并行方式是在使能信号FQ_UD和写脉冲WCLK的控制下，通过8位数据总线D0～D7分五次来完成全部40位数据的输入，其工作时序图见图3。

在FQ_UD的上升沿，40位数据从输入寄存器打入数据寄存器，同时将地址指针复位到个输入寄存器。随后，在WCLK的上升沿写入组8位数，并把指针指向下一个输入寄存器。连续五次装载以后，WCLK的上升沿无效，直到复位信号Reset有效或者FQ_UD的上升沿再次来到。
串行输入方式如图4所示，在WCLK的上升沿，40位数据由低位到高位依次从引脚25(D7)移入到输入寄存器，并在FQ_UD的脉冲作用下，性打入到数据寄存器，以更新芯片的输出频率(或相位)。

1.3 主要性能
(1)单电源工作：+3.3V或+5V。
(2)接口简单，可用8位并行口或串行口直接装载频率和相位调制数据。
(3)片内有高性能D/A转换器和高速比较器，可输出正弦波和方波。
(4)工作时钟125MHz，32位频率控制字保证在125MHz的工作时钟下频率分辨率达0.0291Hz。
(5)5位调相控制字，可实现相位调制功能。
(6)频率转换速率极快，可达2.3×107次/秒。
(7)低功耗：在125MHz时钟频率、+5V电源工作时，功耗为380mW；110MHz时钟、+3.3v工作时，功耗为155mW。
(8)工作温度范围宽：-40℃～+85℃。
1.4 引脚功能
AD9850为28脚紧缩型小外形封装(SSOP)，其管脚排列见图5，引脚功能如表1所示。

2 用AD9850作参考信号源的PLL频率合成器实例
2.1 硬件设计
本频合器是一个频率范围为1.6GHz～2.9GHz的频率合成器，其硬件组成框图如图6所示。

AD9850工作在100MHz参考时钟下，产生16MHz左右的正弦波信号，其D/A转换器的输出经过一个中心频率为16MHz、带宽为4MHz的带通滤波器之后，给PLL芯片SP8858提供鉴相标频。SP8858是一种高性能的脉冲吞除式数字锁相环频率合成器芯片，其工作频率高达1.5GHz，片内PD采用线性的数字鉴频-鉴相器，鉴相频率可达5MHz；内部还包括÷16/17(或÷8/9)的双模前置分频器，两个15位的程序分频器，一个4位的吞脉冲计数器和一个13位的参考分频器。两个程序分频器数据缓冲器可轮流工作，有助于减少频合器的换频时间。外部的微处理器可通过对片内的三总线串行数据接口进行操作，来控制各分频器的状态和数据刷新。
AD9850和SP8858的置数由数字信号处理芯片TMS320C32的串口控制。在我们设计的无线测量接收机中，整个系统的控制和数字信号的处理由TMS320C32完成。为了简化系统，将TMS320C32的串口用于频率合成器的置数和频率刷新。
环路滤波器是由低噪声运放LT1028构成的有源二阶低通滤波器，VCO由HE404B和HE486B两只低噪声压控振荡器分段组成，以覆盖1.6GHz～2.9GHz的频率范围。VCO的输出信号分成两路，一路经放大和4分频后送入SP8858进行程序分频、鉴相；另一路经由RFIC芯片ERA-5放大后作为本振信号输出。
2.2 软件编程
软件编程比较简单，主要是根据AD9850和SP8858的控制字方式，由TMS320C32通过串口分别将相应的控制字装载到两只芯片中去，以产生需要信号的频率。
在本例中，SP8858主要控制信号频率的粗调，其步进量△f为4MHz；AD9850实现信号频率的细调，控制其输出频率在16MHz附近变化，步进量接近1Hz。
SP8858的编程规则可参考文献2。从系统的总体设计考虑，为了与SP8858的串行送数方式一致，AD9850的数据输入方式也采用串行方式(此时，芯片的2脚应接地，3脚和4脚接VDD，数据从25脚输入)，串行装载时40位数据的功能见表2，编程时应将"W32 W33 W34"置为"000"。

表2 串行装载时40位数据的功能

W0	......	W30	W31	W32	W33	W34	W35	W36	W37	W38	W39
Freq		Freq?/td>	Freq?/td>	Control	Control	Power	Phase	Phase	Phase	Phase	Phase
-b0	......	-b30	-b31			-down	-b0	-b1	-b2	-b3	-b4
LSB			MSB				LSB				MSB

2.3 测试结果
采用此方案研制的频率合成器经实用测试，其输出信号频率范围为1.5GHz～2.9GHz，频率分辨率为1Hz；输出功率为+9dBm；带内杂散抑制为-60dBc；偏离中心频率10kHz的相位噪声为-90dBc/Hz。
实践证明，在本方案中，将DDS输出端的低通滤波器改为带通滤波器，对于减小整个频率合成器的杂散噪声非常有效。