实际的FIFO存储器
出处:debugme 发布于:2008-11-21 10:21:27
作为实际的FIFO存储器,我们以Cypress公司的CY7C419为例进行说明。CY7C419是L0b字×9位结构的FIFO存储器,其引脚配置如图1所示。在与CY7C419相同的系列中,还包括内部结构为512字×9位(CY7C421)以及1K字×9位、2K字×9位、4K字×9位(分别为CY7C425/429/433)的产品。由于FIFO存储器没有地址引脚,因而无论哪种产品都具有完全相同的引脚配置,所以该存储器可以互换使用。
图1 CY7C419的引脚配置
CY7C419的框图如图2所示,可以看出这是与刚才的FIFO印象图非常相似的形式。在前面的图中没有出现的是处于下半部分的复位逻辑、标识控制电路以及扩展逻辑这三项。对此,我们将进行简单的补充说明。
图2 CY7C419的内部框图
1. 复位逻辑
如前所述,FIFO存储器没有地址引脚,访问的地址由存储器内部的读指针及写指针进行管理,从外部既不能读出也不能置换该指针。
所以,在接通电源及系统复位的情况下,决定FIFO存储器初始状态的就是复位逻辑,通过MR(Master Reset,主复位)及FL/RT(First Load,优先加载/Retransmit,重传)引脚进行各个指针的初始化。
2. 标识控制电路
虽然FIFO存储器的读指针及写指针等不能被读出,但如果不了解数据是否已经写人或者数据是否已满,那么读取端可能进行没有任何数据的读操作,而写人端也可能在数据已满的地方仍在写人数据。
为此,在FIFO存储器中设计了表示“缓冲器为空(BufferEmpty)”及“缓冲器已满(Buffer Full)”的信号。由标识控制电路控制这些信号。
3. 扩展逻辑
设计扩展逻辑是为了在连接若干FIFO存储器情况下可以更多地存放数据。CY7C419通过XI(Expansion IN,扩展输入)、XO(Expansion OUT,扩展输出)以及FL(First Load)信号进行控制,XO输出与相邻器件的XI输入相连接,的器件的XO输出与前面器件的XI输出相连接,以这样的形式构成环形缓冲器。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
上一篇:智能卡的时钟速率函数
下一篇:用椭圆曲线作为非对称加密算法
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 电路仿真软件哪个比较好?2024/4/23 17:50:46
- TCP/IP协议包括哪些协议2024/4/22 17:33:22
- cps是什么意思?cps的含义_cps的特征2024/4/16 17:56:11
- 你所知道的DCS系统都有哪些?2024/4/16 17:50:53
- 煤矿人员定位系统的功能及重要性分析2024/4/16 17:43:54