低成本、高性能和小尺寸是许多采用SER/DES芯片（并 串/串并转换器）的系统属性。采用国家半导体嵌入式时钟 LVDS SER/DES (FPD-Link II)器件的系统也同样具有这些属 性。这些SER/DES芯片给显示应用提供一个两线串行接口。 这些SER/DES芯片和其它SER/DES芯片所共有的限制之一 是并串转换器和串并转换器之间的传输距离。延长传输距离 的一个方法是使用分立的带集成预加重和均衡器的信号缓冲 器。这个应用笔记介绍了带内置预加重和均衡器电路的LVDS 芯片，推荐这个芯片在PFD-Link II SER/DES中使用的意义，说明了如何优化其与SER/DES之间的接口，并讨论了信号增 强功能实现的距离增益。

　　1.0 LVDS信号调节器

　　传输线损耗是许多处理高速（1MHz以上）信号的系统设 计者面临的常规问题。针对可降低传输线损耗的芯片需求， 国家半导体开发出内置了预加重和均衡电路的LVDS系列产 品。图1列出适合与FPD-Link II SER/DES一起使用的具有信 号增强电路的LVDS芯片。

　　预加重和均衡电路功都能补偿传输线损耗。在需要决定 如何使用，何时使用，及在何处使用时，了解他们的基本工 作原理非常关键。如下两个章节提供这两个功能的概述。

　　1.1 预加重特性

　　预加重是提高信号高频分量相对于低频分量的幅值的电 路特性。方法是和传输介质的响应结合时，预加重电路的频 率响应产生理想的平坦响应。平坦响应的网络不会产生码间 干扰（ISI）。码间干扰会引起所谓的ISI抖动，这种抖动是由 电缆、印刷线路板走线或任何其它相似频率响应的被动网络 产生的信号抖动。

　　点此全文PDF资料： 延长FPD-Link II接口的传输距离.pdf