当前位置:首页 >> 技术资料 >> EDA/PLD >> 安富利发布Xilinx Virtex-6 FPGA DSP开发工具套件

安富利发布Xilinx Virtex-6 FPGA DSP开发工具套件

文章出处: 发布时间: 2010/04/26 | 649 次阅读 | 0次推荐 | 0条留言

  安富利公司旗下运营机构安富利电子元件宣布推出Xilinx Virtex -6 FPGA DSP开发工具套件。这套件是为DSP设计而打造,是Xilinx目标设计平台(Xilinx Targeted Design Platform) 一部分。它包括可以下载的器件定制版ISE Design Suite: System EditiON 11.4,已开始接受订购,价格为2995美元,开发人员可以通过它快速启动其设计。

  无线、航空航天和国防、仪器和医疗成像设备以及其它计算密集型设备都必须具备极高的数字信号处理能力,以及支持高性能系统的强大功能。这种对性能的高要求,加上必须适应多种不断涌现和/或改变的标准,设计面临的挑战更大。FPGA是解决这些问题的理想解决方案,它的单芯片TeraMAC/s性能和重可编程能力,让设计的产品可以在不断变化的世界里脱颖而出。

  为应对这种挑战,安富利与赛灵思合作,开发并推出了第一个DSP开发工具套件,将Virtex-6 FPGA 、大小可调节的开发板、DSP IP、全套文档、电缆、针对性的参考设计、以及进行设计评估、修改和扩展所需的DSP开发工具集成在一起。DSP设计人员首次能将RTL的优点与使用C/C++等编程语言和MATLAB/Simulink 软件的高层次设计流程相比较,以确定实现其产品的最佳设计流程。Virtex-6 FPGA DSP开发工具套件可以提升高达10倍生产力优势,让设计人员更容易着手以FPGA进行DSP设计。此套件将多种元素组合成一个全套解决方案,让用户在整个设计过程中都可以专注于其设计本身的独特价值上。

  安富利电子元件全球技术行销副总裁Jim Beneke表示:“Virtex-6 FPGA DSP套件是安富利首次针对特定领域推出的目标设计平台。此开发套件能帮助客户迅速掌握多种工具流程和设计技术,来利用Virtex-6系列FPGA进行基于DSP的设计。”

  此套件的关键组件之一是已预配置并完全验证的Virtex-6 DSP目标参考设计。这个设计可以用来说明如何利用Virtex-6器件的信号处理功能进行DSP设计的技术和设计流程。先进的数字上变频(DUC)/数字下变频(DDC) 目标参考设计向客户展示了如何使用一些先进技术,如时钟过采样、时分复用和利用高性能DSP48 slices来优化信号处理性能和资源的使用等。基于The MathWorks公司Simulink 和MATLAB的设计流程允许算法开发人员使用熟悉的建模环境来创建DSP硬件设计,而无需学习RTL。此套件也为有经验的RTL设计人员提供了创建高效DSP硬件的设计技术,让他们可以利用ISE Design Suite 和LogicCore DSP IP,也提供与高层次算法模型进行功能正确性比对的验证方法。

  以下是Virtex-6 DSP 目标参考设计的一些关键指标:

  * RTL 和 Simulink设计源文件

  * 顶层系统集成RTL源文件

  * 仿真环境

  * 测试平台

  * 实现环境

  * 提供设计综合所需的所有步骤和参数

  * 映射(MAP), 布局布线和时序收敛(timing closure)

  * 目标参考设计指南,包括设计个性和集成的推荐流程

  赛灵思公司平台解决方案和服务营销高级总监Tim Erjavec 表示:“Virtex-6 DSP开发工具套件让客户能利用很多现成经验和设计流程立即着手设计,极大地提高了他们使用Virtex-6 FPGA技术的生产力。套件中包括的DSP目标参考设计提供了一种方便易用的、可重复使用的设计基础架构,能加速客户的应用开发,是赛灵思与安富利这样的业界领先伙伴合作,快速部署目标设计平台的极佳实例。”

该文章来至网络或用户,仅供学习交流之用,版权归原作者所有。
如有侵权,请及时与我们联系!现在联系我们

 

Altera推出28nm Stratix V FPGA系列

Altera公司近日发布业界带宽最大的FPGA——下一代28-nm Stratix V FPGA。Stratix V FPGA具有1.6 Tbps串行交换能力,采用各种创新技术和前沿28-nm工艺,降低了宽带应用的成本...

FPGA将在4G系统中占重要地位

除了语音连接之外,数字蜂窝无线网络(如GSM和增强的GSM-EDGE)现在可以提供更高的数据传输速率,理论上可达到384kbps的限制。第三代移动网络(如CDMA2000、WCDMA、TD-SCDMA)目...

用FPGA实现高清视频去隔行功能

开发去隔行算法是为了解决一个老问题:模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。隔行视频是每秒50/60 连续场,每一场只传送一半的扫描行,这些行显示在视...

一种基于VC++程序的FPGA重配置方案设计

0 引言  随着大规模集成电路的快速发展,系统设计已从传统的追求大规模、高密度逐渐转向提高资源利用率,使有限的资源可以实现更大规模的逻辑设计。利用现场可编程逻辑器...

应对FPGA/SDI子系统中的高速板布局挑战

简介  电视和影院已经进入数字时代。视频图像曾以标准传输率(270Mb/s)传输,后来升级到高传输率(1.485Gb/s),现在已上升到3Gb/s。更高传输率实现了更高分辨率的娱乐图像...

顶我一下 0次

关闭】【推荐】【打印】【收藏此页

本文已有(0)篇评论

发表评论

字符数不能超过255

用户评论

  • 暂且没有评论!
峰会
PDF