基于TMS320C6416的3G基站设计和应用

出处:电子技术应用 发布于:2011-09-04 10:49:03

 

  配合网络演进的步伐,提供满足运营商布网需求的3G基站,已经成为今天业界关注的热点。从2G到3G、从窄带到宽带,人们对于通信业务需求的增长,推动着移动通信产业实现了重要的飞跃。与此同时,业务需求也是基站更新换代的根本驱动力,GSM基站经历的三个发展阶段就很好地证明了这一点。阶段的GSM基站,设备集成度低、设备耗电大、功放效率低、能提供的容量有限,并且产品形式单一,只有室内宏蜂窝基站。随着移动用户数的不断增多和话务量的不断提高,阶段的基站难以满足运营商用户规模不断扩大的需求。因此,经过3到5年时间,借助微电子技术,第二阶段基站设备实现了高度集成,不仅耗电量低、功放效率高,而且单机柜的系统容量也得到很大提升。该阶段基站产品形式开始极大丰富,除了常用的室内宏蜂窝基站外,还有室外一体化基站、室内微蜂窝基站和直放站等。随着数据业务需求的出现,第二阶段基站通过部分硬件更换和软件升级的方式,发展到第三阶段基站,具备了支持GPRS/EDGE、半速率、小区定位等功能,同时设备向更高的集成度和更大的容量发展。

  3G以提供高速数据业务为目的,相应地也对基站提出了面向业务、性能提升、可灵活部署、可平滑演进的要求。为了满足运营商高性能、高可靠、低成本、快速建网和布网灵活等需求,基站加快了技术创新步伐,高效率功放技术、多载波技术、IP技术等被广泛采用,基站产品也具有了高度集成化、模块化、多形态化等特征。本文仅就TMS320C6416的硬件结构及其在3G基站上行链路基带处理中的应用做一介绍。

  1 TMS320C6416硬件结构

  TMS320C6416的硬件结构如图1所示。内部包括一个DSP内核、数据Cache、程序Cache、二级存储器、增强型DMA控制器(EDMA)、Vterbi译码协处理器(VCP)、Turbo译码协处理器(TCP);对外接口包括两个外部存储器接口(EMIFA和EMIFB)、主机接口(HPI)、PCI接口、UTOPIA接口、多通道缓冲串口(McBSP)。

 

  DSP内核采用超长指令字(VLIW)体系结构,有8个功能单元、64个32bit通用寄存器。一个时钟周期同时执行8条指令,运算能力可达到4800MIPS(每秒百万条指令),支持8/16/32/64bit的数据类型。两个乘法累加单元一个时钟周期可同时执行4组16×16bit乘法或8组8×8bit乘法,每个功能单元在硬件上都增加了附加功能,增强了指令集的正交性。除此之外还增加了一些指令用以削减代码长度和增加寄存器的灵活性。TMS320C6416以后版本的主频可升级到1.1GHz.

  为使数据能保持对超快速DSP内核的供给,TMS320C6416采用了两级超高速缓存器,即16Kbyte的数据Cache、16Kbyte的程序Cache和1024Kbyte的数据和程序统一内存。为了达到更大的扩展,1024Kbyte内存中的256Kbyte存储空间可设置用作二级Cache.

  在内存和外设接口(EMIFA接口、EMIFB接口、HPI或PCI接口、McBSP串口、UTOPIA接口等)之间所有的数据传输都由EDMA来处理。TMS320C6416的EDMA共有64个通道,每个通道的优先级都可编程设置,每个通道都对应一个专用同步触发事件,使得EDMA可以被外设来的中断、外部硬件中断、其它EDMA传输完成的中断等事件触发,开始进行数据的搬移。EDMA完成一个完整的数据搬移后,可从通道传输参数记录指定的链接地址处重新加载该通道传输参数。EDMA传输完成后,EDMA控制器可以产生一个到DSP内核的中断,出可以产生一个中断触发另一个EDMA通道开始传输。

  TMS320C6416的存储器接口提供了到SDRAM、SBSRAM、异步器件如SRAM/ROM等存储器的无终接口,也可连接到外部I/O器件。存储器接口有EMIFA和EMIFB,其中EMIFA接口有64bit宽的数据总线,可连接64/32/16/8bit的器件;EMIFB接口有16bit宽的数据总线,可连接16/8bit的器件。一般情况下,EMIFA接口连接外部存储器(如SDRAM),EMIFB接口连接外部I/O器件(如FPGA)。

 

  HPI是一个16/32Bit宽的异步并行接口,外部主机通过它可直接访问DSP的地址空间,也可向DSP加载程序。HPI接口支持16bit宽的数据总线和32bit宽的数据总线两种模式,两者均工作在异步从方式。

  在TMS320C6416中,增加了一个PCI接口,使得DSP很容易通过PCI接口无缝连接到一个具有PCI功能的外部主CPU上。PCI接口符合PCI2.2规范;具有PCI主/从功能;支持32bit宽的地址和数据复用总线;工作频率为33MHz;外部主机可通过PCI接口访问DSP内部所有地址空间,向DSP加载程序;DSP也可通过该接口访问外部PCI存储空间。PCI接口和HPI接口共用相同的管脚,因此实际设计时两者只能选一个。

  在TMS320C6416中,还增加了一个UTOPIA接口,它支持UTOPIA II规范,发送数据总线和接收数据总线均为8bit宽,工作频率可达50MHz.UTOPIA接口作为ATM控制器的从方,在ATM层器件和物理层器件之间提供了一个标准的硬件接口。由于TMS320C6416内部没有专用的硬件模块处理ATM适应层功能,因此ATM适应层功能应该由DSP软件来实现。

  另外,TMS320C6416还有三个多通道缓冲串口(McBSP),工作频率可达100MHz.其中McBSP1串口和UTOPIA接口复用,McBSP2串口和PCI的EEPROM接口复用,使用时要注意。

  由于TMS320C6416采用了新型芯片制造工艺,I/O电压为3.3V,内核电压仅为1.2V.当时钟频率为600MHz时,DSP的功耗小于1.6W.

  2 Viterbi译码协处理器VCP

  在WCDMA系统中,语音和低速信令传输采用卷积码。卷积码译码方法有门限译码、硬判断Viterbi译码和软判断Viterbi译码。TMS320C6416中的VCP可进行硬判决Viterbi译码或办判决Viterbi译码。

 

  VCP的输入为DSP软件根据待译码数据计算得到的分支度量。若为硬判决,每个输出符号用1bit表示;若为软判决,每个输出符号用16bit表示,VCP也计算Vterbi译码的质量指示Yamamoto比特。VCP的可编程参数包括:约束长度K(5、6、7、8、9)、编码速率r(1/2、1/3、1/4)、编码器生成多项式、编码块长度F、是否使用滑窗及滑窗参数(可靠程度R、收敛长度C)、硬判决还是软判决、计算状态矩阵的初始条件、质量指示Yamamoto比特门限等。

  VCP的内部结构如图2所示。其中EDMA接口包含译码输入数据FIFO和输出数据FIFO;存储单元包含存储器内部状态矩阵和判决的回溯路径;运算单元根据输入分支度量进行加、比较、选择运算和回溯;VCPINT为VCP译码完成后到DSP内核的中断;VCPXEVT触发EDMA通道29,搬移VCP的可编程配置参数或待译码数据的分支度量到VCP内部寄存器或内部输入FIFO;VCPREVT触发EDMA通道28,从VCP输出FIFO搬移译码结果到DSP内部或外部存储区。

  DSP协同VCP进行译码处理的过程如下:

  (1)DSP初始化输入缓冲区。DSP根据待译码数据预先计算其分支度量(分支度量的计算见参考文献[5]),并写入指定的缓冲区。

  (2)DSP分配输出缓冲区,准备存储译码结果。

  (3)准备VCP的寄存器配置参数。这些参数首先准备好放在DSP的内存或外存,当VCP启动时由EDMA写入VCP内部寄存器。

  (4)设置EDMA参数。设置EDMA通道29参数,由VCPXEVT触发,搬移VCP配置参数到VCP内部寄存器,搬移待译码数据的分支度量到VCP内部输入FIFO;设置EDMA通道28参数,由VCPREVT触发,从VCP输出FIFO搬移VCP译码结果到DSP指定的输出缓冲区。

  (5)使能EDMA.使能EDMA通道28和29,使其可以响应VCPXEVT和VCPREVT同步触发事件。

  (6)启动VCP.DSP写"开始"命令到VCP内部的命令寄存器(VCPEXE),这会使VCP生成VCPXEVT事件,触发EDMA通道29,搬移配置参数和待译码数据的分支度量到VCP.

  (7)处理VCP译码结果。VCP译码完成后会触发EDMA,由EMDA通道28搬移译码结果到DSP指定的输出缓冲,还会产生到DSP内核的中断。DSP应响应这个中断,对译码结果进行处理。

  VCP的工作频率为150MHz,可处理558路7.95 ARM语音信道。对于3G ARM 12.2K语音信道,约束长度为9,编码速率为1/3,编码数据的长度为81,当信噪比SNR为1dB时译码结果的误码率BER为1.00E-02,当信噪比SNR为3.25dB时译码结果的误码率BER为1.00E-05.

 

  3 Turbo译码协处理器TCP

  自1993年Turbo编码理论提出以来,有关Turbo码设计及其性能的研究已经成为国际信息与编码理论界为重要的研究课题之一Turbo码在低信噪比下所表现出的近Shannon限的性能使得它在深空通信、移动通信等领域中有着广阔的应用前景由于Turbo码编码方式灵活、译码算法复杂,不适合在传统硬件电路如FPGA上实现TMS320C64X是TI公司推出的高性能定点DSP系列,片上除了高性能的C64x数字信号处理内核外,还集成了Turbo码协处理器(TCP,Turbo Coder Coprocessor),用于对符合3GPP协议以及IS2000协议的Turbo编码进行高速译码。

  MAP算法是一种对具有有限状态马尔可夫特性的码及离散无记忆特性的信道提供逐符号或逐比特似然值的算法Log-MAP算法[2]将标准算法中的似然值全部用对数似然值表示这样乘法运算就变成了加法,加法变成了ea+eb=emax{ab}+ln[1+exp(-a-b)],这里的对数项可通过查表和加法运算实现Max-Log-MAP算法在上述对数域的算法中,将似然值加法表示式中的对数分量忽略掉,使似然加法完全变成求值运算。

  由于Turbo码编码方式灵活、译码算法复杂,所以在传统硬件电路上实现Turbo译码比较复杂。TCP很好地解决了算法实现中存在的问题TCP使用滑动窗译码算法,将接收序列分割成子块(Sub block)送入结构相同的多个并行译码器进行处理,分割数量的原则是保证多个译码器并行度达到每个子块通过多个滑动窗使用Max-log-MAP算法进行译码,译码过程中产生的临时数据α和β保存在内部存储模块的α单元和β单元中,需要时再通过计算得到先验信息或译码结果滑动窗译码算法的原理如图3所示

  Turbo码编码时,编码器的状态转换关系是连续的马尔科夫过程在译码时,需要确定编码器的初始状态和终止状态以及状态之间的转换关系接收序列被分割为多个子块之后,状态的连续性被打断这样,对于输入到一个译码器中的子块就不能确定其初始状态和终止状态因此,把一个子块分为三个部分:头延伸(Head Prolog)、可信部分(Reliability)和尾延伸(Tail Prolog)Head Prolog初始状态和Tail Prolog终止状态都设为等概率,然后根据接收序列以及编码器状态转换规律逐步计算Reliability在Reliability部分、起始时刻值和终止时刻近似调整为分割前的状态时,Head Prolog和Tail Prolog为冗余重叠的部分,此时计算译码输出只需考虑Reliability部分,所以算法在译码性能上没有什么影响,但是能够极大地减少处理时延另外,TCP还提供停止迭代译码标准Stopping Criteria,可通过对外信息信噪比(SNR)的估计来判断是否需要继续进行迭代如果当前信息已经不能再提供编码增益,则立刻输出硬判决结果而不考虑剩余的迭代次数。

  待译码数据的系统信息位和校验位必须由DSP进行8比特量化处理。8比特中位为符号位,接着四位是整数位,三位为小数位(具体计算见参考文献[2])。量化后才能输入到TCP进行译码。TCP译码后每个输出符号用1bit表示。TCP的可编程配置参数包括:编码速率r(1/3、1/4)、编码块长度F、译码模式选择、迭次数、停止迭代的信噪比(SNR)门限等。DSP输入到TCP的数据还包括Turbo码交织表。

  TCP的结构框图和VCP的结构框图类似,如图4所示。输入数据(待译码数据、配置参数、交织表)都由EDMA通道31输入到TCP内,EDMA通道31由TCP发出的同步事件TCPXEVT触发;译码结果由EDMA通道30从TCP内搬移到DSP指定的存储区,EDMA通道30由TCP发出的同步事件TCPREVT触发;TCP译码完成后也生成一个到DSP内核的中断TCPINT.

 

  DSP协同TCP进行译码处理的过程和VCP类似,具体过程如下:

  (1)DSP初始化输入缓冲区。DSP对待译码数据进行8bit量化并写放指定缓冲区,Turbo码交织表也写入指定缓冲区。

  (2)DSP分配输出缓冲区,准备存储结果。

  (3)准备TCP的寄存器配置参数,TCP启动后由EDMA写入TCP内部寄存器。

  (4)设置EDMA参数。设置EDMA通道30、31参数,由TCP的两个同步事件触发,控制EDMA向TCP输入数据和从TCP输出译码结果。

  (5)使能EDMA.使能EDMA通道30和31,使其可以响应TCPXEVT和TCPREVT同步触发事件。

  (6)启动TCP.DSP写"开始"命令到TCP内部命令寄存器,这会使TCP生成TCPXEVT事件,触发EDMA通道31,搬移待译码数据、交织表、寄存器配置参数到TCP.

  (7)处理TCP译码结果。TCP译码完成后会触发EDMA通道30输出译码结果,还会产生到DSP内核的中断。DSP响应这个中断,对译码结果进行处理。

  TCP的工作频率为300MHz,可处理29路384K数据信道;对编码速率1/3、编码块长度为3840的数据帧进行6次迭次译码所需时间为0.3ms.对于编码速率1/3、编码块长度为1400的数据帧进行8次迭代译码,当信噪比SNR为0.8dB时译码结果的误码率BER为1.00E-04,当信噪比SNR为1.6dB时译码结果的误码率BER为5.00E-08.

  4 TMS320C6416在WCDMA基站上行链路基带处理中的应用

  TMS320C6416在WCDMA基站上行链路基带处理中的应用方案如图5所示。在该方案中,经过射频接收、A/D转换、中频处理后的数据送到FPGA/ASIC,FPGA/ASIC完成码片速率级处理如RAKE接收等;然后送到DSP,DSP(TMS320C6416)主要进行符号速率级算法处理,如第二次解交织、物理信道合并、传输信道解复用、解速率匹配、合并无线帧、次解交织、Viterbi译码/Turbo译码、去CRC校验比特、FP帧组成等。外部主CPU完成信令面协议的处理,同时控制整个单板。

  DSP的16bit宽的EMIFB异步接口连接到FPGA/ASIC,用来控制FPGA/ASIC并读取解调后的数据;DSP的HPI接口连接到外部主CPU,外部主CPU通过HPI下发信道的建立、删除等命令;DSP的64bit宽的EMIFA接口连接到一个外部SDRAM,用来缓存处理过程中的中间数据;UTOPIA接口连接到接口电路,把FP帧转换成ATM信元进而送到RNC进行上层业务处理。

  在WCDMA系统中,移动终端发出的信号通过空中接口到达无线基站。在基站中经过射频接收、中频处理、RAKE接收,然后进行信道解复用、解交织和Viterbi/Turbo译码处理。在没有采用TMS320C6416的系统中,两种译码可以由DSP软件来实现,但这会大大降低DSP处理其它业务的能力;译码也可以由外部FPGA/ASIC硬件实现,但这会增加单板器件的密度和功耗。TMS320C6416除了具有比一般DSP更强大的处理能力外,内部还集成了一个Viterbi译码处理器和Turbo译码协处理器,提供的符号率处理性能几乎是TMS320C6203的十几倍,因此TMS320C6416十分适合3G基站基带符号速率级处理。

  TMS320C6203现已用在大多数无线设备制造商的3G基站设计中。为了在低功耗和低成本下具有更大的通道密度,这些厂商需重新设计他们的设备。而TMS320C6416目标代码与TMS320C6203兼容,软件移值方便,再加上TMS320C6416具有的强大处理能力和低功耗特性,目前已有很多无线设备制造商打算在3G基站设计中采用TMS320C6416.

 


  

参考文献:

[1]. TMS320C6416 datasheet https://www.dzsc.com/datasheet/TMS320C6416_1078043.html.
[2]. PCI datasheet https://www.dzsc.com/datasheet/PCI_1201469.html.
[3]. 1bit datasheet https://www.dzsc.com/datasheet/1bit_2178090.html.
[4]. TMS320C6203 datasheet https://www.dzsc.com/datasheet/TMS320C6203_891036.html.


版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

上传BOM文件: BOM文件
*公司名:
*联系人:
*手机号码:
QQ:
应用领域:

有效期:
OEM清单文件: OEM清单文件
*公司名:
*联系人:
*手机号码:
QQ:
有效期:

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!