首页 | 行业黑名单 | 帮助

请教大虾，当用Max II对VHDL程序编译时出现如下错误该如何修改？

作者：IcedSun　栏目：EDA技术

请教大虾，当用Max II对VHDL程序编译时出现如下错误该如何修改？
请教各位大虾，当用Max II对VHDL程序进行编译过程中出现如下错误该如何修改？
谢谢！

2楼：	>>参与讨论
作者： IcedSun 于 2005/1/28 20:06:00 发布： …… 器件用的是EPM7128SLC84-6

3楼：	>>参与讨论
作者： zzyclever 于 2005/2/2 13:34:00 发布：看一下程序！

4楼：

>>参与讨论

作者： IcedSun 于 2005/2/3 23:21:00 发布：

程序如下
--****************************************************
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--****************************************************
ENTITY SHIFT_R4 IS
    PORT(
        DIN,CP    :IN        STD_LOGIC;
        DIR        :IN        STD_LOGIC;
        OP        :OUT    STD_LOGIC
        );
    END SHIFT_R4;
--****************************************************
ARCHITECTURE a OF SHIFT_R4 IS
    SIGNAL    Q    :STD_LOGIC_VECTOR(7 DOWNTO 0);
    BEGIN
        PROCESS(CP)
            BEGIN
            IF CP'EVENT AND CP='1' THEN
                IF DIR='0' THEN
                    Q(0)<=DIN;
                    FOR I IN 1 TO 7 LOOP
                    Q(I)<=Q(I-1);
                END LOOP;
                ELSE
                    Q(7)<=DIN;
                    FOR I IN 7 DOWNTO 1 LOOP
                    Q(I-1)<=Q(I);
                END LOOP;
                END IF;
            END IF;
        END PROCESS;
    OP<=Q(0) WHEN DIR='1' ELSE Q(7);
END a;

5楼：	>>参与讨论
作者： picklas 于 2005/2/4 7:18:00 发布： re 查一下你的管脚分配是不是冲突了，代码应该没什么问题

6楼：	>>参与讨论
作者： IcedSun 于 2005/2/4 18:59:00 发布：好的，谢谢！

7楼：	>>参与讨论
作者： zzyclever 于 2005/2/7 12:51:00 发布：程序编译通过!看一下你的管脚定义是否正确. 我在机子上试了,程序编译通过!看一下你的管脚定义是否正确.是否有管脚冲突?

参与讨论

相关帖子

请教在Quartus II 中怎样设置和调用synplify？？

急！求xilinx 公司的CPLDJTAG下载电缆的定义

verilog学习中，碰到问题请指教

请教

请教在ProtelDXP的原理图库中编辑某个管脚时，

免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入