请大家看看这两段程序实现的个功能是不是一样的？谢谢~

作者：conan007　栏目：EDA技术

请大家看看这两段程序实现的个功能是不是一样的？谢谢~
请大家看看这两段程序实现的个功能是不是一样的？谢谢~

MODULE main(bidi,we,w,r);
  inout[7:0] bidi;
  input we;
  input[7:0] w;
  OUTPUT[7:0] r;

  bufif0 w0(bidi[0],w[0],we);
  bufif0 w1(bidi[1],w[1],we);
  bufif0 w2(bidi[2],w[2],we);
  bufif0 w3(bidi[3],w[3],we);
  bufif0 w4(bidi[4],w[4],we);
  bufif0 w5(bidi[5],w[5],we);
  bufif0 w6(bidi[6],w[6],we);
  bufif0 w7(bidi[7],w[7],we);

  assign r=bidi;
endMODULE

MODULE main(bidi,we,w,r);
  inout[7:0] bidi;
  input we;
  input[7:0] w;
  OUTPUT[7:0] r;

  assign bidi=(!we)?w:8'bz;
  assign r=bidi;

2楼：	>>参与讨论
作者： gao827 于 2005-4-28 8:03:00 发布：两个都是we控制的双向数据通路 we低时从w写到bidi，反之从bidi读到r。上面的一个用bufif0这个元件实现的门级描述，下面的用连续赋值语句实现的行为级描述

3楼：	>>参与讨论
作者： conan007 于 2005-4-28 19:57:00 发布：那楼上大哥的意思就是可以相互替换使用了?我的行为描述没错误? 那楼上大哥的意思就是可以相互替换使用了?我的行为描述没错误?

4楼：	>>参与讨论
作者： conan007 于 2005-4-29 19:28:00 发布：那为大哥帮我看看啊~ 那为大哥帮我看看啊~

参与讨论

相关帖子

如何使用FPGA的RAM

用VHDL实现洗碗机控制器的设计

请问在vhdl中，std_logic的取值如果是‘H.......’，如何综合？

在西安有物美价廉的FPGA仿真板子吗？

请问如何用乘法器和加法器构成一个乘法累加器我得错在哪里呢？

免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入