|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
CPLD高手请帮忙，有关3064引脚定义的问题 |
| 作者：9992000 栏目：技术交流 |
对于CPLD来说，我是个菜鸟，我用EPM3064做了个DDS电路，输出8根线D0-D7到DAC，原先我把D7输出定义为34脚，调试后正常，后然板子重新画了一下，我把D7定义为24脚，在原来的芯片上重新下载，结果24脚没有时钟输出，把D7改为原来的34脚，结果还是没有输出，换个新的片子就可以了，不知是什么原因，我用的是试用版的QUARTUS II 4.1,是不是与软件有关（会不会有什么限制），谢谢，请指教 QQ 36425701 |
| 2楼： | >>参与讨论 |
| 作者： 吴明诗 于 2005/5/11 10:21:00 发布：
可能是你的原来的那块有一个逻辑块坏了 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |