|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
如何设计阻抗匹配电路（输入阻抗>1G输出阻抗<100欧姆） |
| 作者：sgglj 栏目：模拟技术 |
| 2楼： | >>参与讨论 |
| 作者： lylnk 于 2005/5/16 16:10:00 发布：
用一个高输入电阻的运放跟随一下 CMOS运放 或者 JFET运放 |
|
| 3楼： | >>参与讨论 |
| 作者： lai832 于 2005/5/17 8:24:00 发布：
1G?? 1KMohm了,好像 :: CMOS运放 或者 JFET运放没这么大吧 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |