请问：EPM7128作SPI和AD7730以及MAX531通讯时钟脉冲振铃问题
最近在EPM7128中作了一个SPI核，主要用于和AD7730以及MAX531通讯，AD7730工作于SPI模式1，MAX531工作于SPI模式0，（EPM7128中的SPI可根据控制字工作在任何一种模式）调试时MAX531工作正常，可是AD7730却无法接收通讯数据，为了判断问题所在，就用cpu多余的IO口模拟一个SPI，AD7730能够正常的接收和发送数据，用示波器观察EPM7128产生的波形和cpu模拟的一样。只是在用EPM7128产生时钟SCLK（1MHZ）的下降沿时，会有较明显的下冲，并且此时MOSI线上常常会有超过1V的振铃！（不应该是逻辑竞争，仿真的波形完全正常，没有不应该的毛刺），但是在SCLK的上升沿时，对MOSI线并没有干扰。显然1v已经超过了AD7730要求的低电平。
后来考虑MAX531和AD7730的工作模式不同，MAX531是在时钟的上升沿锁存，而AD7730是在时钟的下降沿锁存，于是将AD7730的POL脚接高电平，让AD7730工作在模式3下，也是上升沿锁存，这样处理后AD7730可以正常工作了。
我想请问大家，SCLK下降沿的过冲是怎么引起的？为什么对MOSI线有影响？能用什么方法消除这种情况？
非常感谢！！！
|
