|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
求助 存储器 |
| 作者：haides 栏目：技术交流 |
我测试三星的SDRAM单片K4S641632H，在read 的时候，我设置CL=2，但是READ过后第一个时钟上升沿，数据就被输出了，又改为CL=3，发现还是少一个时钟周期（相对于MICRON的datasheet里的时序图）。 有那位高人，遇到过这样的情况，解释一下。是由于三星的比较特殊还是我的问题， 另外，问一下，idle的状态是什么？全高还是全低，还是不定态 |
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |