|
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
ATMEGA128与EPLD的通讯速度匹配问题 |
作者:cskkxlj 栏目:单片机 |
我用ATMEGA128与EPLD进行通讯,ATMEGA128通过数据总线和EPLD进行访问。 也就是说,EPLD相当于一个存储空间极小的外部ram。 因为ATMEGA128工作在16M时钟下,EPLD工作在8M时钟下。那么会不会出现速度不匹配的问题。在ATMEGA128的datasheet中提到了外部存储器速度匹配的问题,但是讲的也不够多,哪位能指点一下? 这样设计,ATMEGA128与EPLD之间通讯是否会出现不同步的问题,也就是说EPLD速度太慢了? |
2楼: | >>参与讨论 |
作者: zsmbj 于 2005/9/8 8:26:00 发布:
EPLD工作在8M时钟下?PLD工作是不需要时钟的吧 PLD的速度快的很,应该没有问题。 |
3楼: | >>参与讨论 |
作者: june_yb 于 2005/10/25 12:32:00 发布:
学习中 学习中 |
|
|
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |