登录 免费注册 首页 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

请问下面的VERILOG程序有什么错误?

作者:剑寒情暖 栏目:EDA技术
请问下面的VERILOG程序有什么错误?
我是想让4个LED逐个熄灭,怎么就不能达到效果呢?
MODULE turntest(led,clk);
    input clk;
    OUTPUT[3:0] led=3'b111;
    reg[3:0] led=3'b111;
    reg[3:0] counter;
    always @(posedge clk)
        begin
            counter=counter+3'b1;
            if(counter==3'b011)
            begin
                led=(led>>1);
                counter=3'b0;
            end
        end
endMODULE

2楼: >>参与讨论
雷风
OUTPUT[3:0] led=3'b111;?
OUTPUT[3:0] led=3'b111;??不是四位么,如果你想把高位赋0,最好写成led=4'b0111

还有,reg[3:0] counter,reg[1:0]就够了阿,两位就可以表示4个状态了

3楼: >>参与讨论
addquerry
jing
dd

参与讨论
昵称:
讨论内容:
 
 
相关帖子
求教:并口程序下载到CPLD
CPLD/FPGA驱动LED显示屏项目欲求高人兼职有意请发信13113656897
绝对挑战高手的问题!就来见识一下21IC的实力吧
FPGA问题请教!
关于MAX+PLUS
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入


Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号