|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
使用“epm7128"做两个16位加，减计数器可以吗? |
| 作者：wlsf 栏目：EDA技术 |
我用VHDL设计语言设计了两个用于光电编码器加，减计数的16位计数器，和一个八位四选一多路选择器。选择的芯片是“EPM7128slc84”，编译后，编译器告诉我“工程需要许多（330/128）逻辑单元”。我用“EPM7256“却能通过编译，波形仿真也能通过。难道“EPM7128slc84”作不了以上工作，我是新手，请各位高手给与指教！急盼！谢谢！ |
| 2楼： | >>参与讨论 |
| 作者： 雷风 于 2006/1/20 14:12:00 发布：
编译器说不行 那可能就不行了 你16位的加法器，如果还有中间变量，寄存器确实耗费大 |
|
| 3楼： | >>参与讨论 |
| 作者： 吴明诗 于 2006/1/20 16:42:00 发布：
设计得好，完全可以，建议看看数电的书 很奢侈亚。 |
|
| 4楼： | >>参与讨论 |
| 作者： yuyuedl 于 2006/1/25 11:09:00 发布：
没问题 肯定是没有问题的 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |