|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
有关CD4093BC的问题 |
| 作者：王晓明 栏目：模拟技术 |
前天看有人在介绍CD4093，就在21ic上把它的data sheet下下来了，但是有问题不懂，请高手指点。 如图所示，为什么方波信号VIN经过电容后再上拉（或下拉）后，输出vin的上升沿和下降沿不一样？ |
| 2楼： | >>参与讨论 |
| 作者： 王晓明 于 2006/2/8 20:32:00 发布：
为什么我的图发不上去阿？
|
|
| 3楼： | >>参与讨论 |
| 作者： computer00 于 2006/2/8 20:44:00 发布：
因为输入端有二极管箝位。 所以图1输入高电平时高不去；图2输入低电平时低不下。注意输入端的电流不能太大，否则可能会搞坏输入端的。 |
|
| 4楼： | >>参与讨论 |
| 作者： 王晓明 于 2006/2/11 15:47:00 发布：
没有二极管啊 没有说输入时要接二极管啊 我们目前暂时不看后面的CD4093，就说前面的电容和上拉部分（或者下拉部分），输入方波，输出Vi的波形我就看不明白，还请回答，谢谢 |
|
| 5楼： | >>参与讨论 |
| 作者： computer00 于 2006/2/11 16:45:00 发布：
那个二极管，并不是外加上去的，而本身就存在于CMOS的输入端上 用来做ESD（静电放电）保护用的。几乎所有的CMOS逻辑器件都有这样的结构，请看下面的图片，这是一个CMOS的输入端等效图：  |
|
| 6楼： | >>参与讨论 |
| 作者： 王晓明 于 2006/2/18 11:45:00 发布：
保护电路 看了数字电路的书，上面说这叫CMOS的输入保护电路。 问题又来了，那就是上下尖峰脉冲都应该被钳位了，而不是只有正尖峰或者负尖峰被钳位了啊？ 请圈圈大哥再次解答，谢谢了 |
|
| 7楼： | >>参与讨论 |
| 作者： maoqichun 于 2006/2/18 12:29:00 发布：
明白为什么很多手册标明输入电压范围VDD+0.3V/GND-0.3V了吗? |
|
| 8楼： | >>参与讨论 |
| 作者： computer00 于 2006/2/18 12:48:00 发布：
是上下尖峰都被箝位了， 你看图a的，是高端被箝位了，因为图a中接的是上拉，所以平时保持5V，被箝位后，正脉冲最多只有5.7V；而负脉冲则可以有-0.7V。 因此你看到图a中，那条水平线，就是5V，而上面的一点小尖尖，则是5.7V，而下面很长的尖尖，则是-0.7V。 同样的，图b你应该也会分析了吧？因为是下拉，所以水平线为0V，小尖尖为-0.7V，大尖尖为5.7V。 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |