|
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
硬件描述语言的可综合性 |
作者:yujiaxing 栏目:DSP技术 |
请教各位高手们,verilog hdl语言中,怎样判断是否可综合? |
2楼: | >>参与讨论 |
作者: gmy800101 于 2006/2/23 8:38:00 发布:
一般是行为描述语言可以综合 就是将那些always模块同步运行,看结果能否是想要的。 |
3楼: | >>参与讨论 |
作者: boy364 于 2006/2/23 9:22:00 发布:
恩?行为描述语言可综合? |
4楼: | >>参与讨论 |
作者: gmy800101 于 2006/2/23 13:38:00 发布:
记不清了,看看书吧, 或者上网嗖嗖,书; verilog 语言系统设计教程或者verilog 综合设计之类的书,海图,一层左边第一个屋里就有 |
|
|
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |