|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
请问哪位知道怎样在FPGA设计中使用无源晶振输入时钟？谢谢 |
| 作者：zoo713 栏目：EDA技术 |
谢谢 |
| 2楼： | >>参与讨论 |
| 作者： 吴明诗 于 2006/6/5 15:45:00 发布：
用两个非门 但不好，联不上专用时钟布线层，时钟质量不高 |
|
| 3楼： | >>参与讨论 |
| 作者： tjsheep 于 2006/6/8 20:40:00 发布：
最好找支持片上pll的就可以了 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |