登录 免费注册 首页 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

求教NMOS衬底接负电位时的导通问题

作者:rovebird 栏目:IC设计
求教NMOS衬底接负电位时的导通问题
              
小弟现在做到一个NMOS管,衬底接了-15V,漏极接到5V,删极和源极都接0V,请问这个时候MOS管是否已经导通?如果要它不导通,衬底最低可以接到多少负电位。
问了工艺线的工程师,说没有这项参数,真心向各位大虾求教。   





2楼: >>参与讨论
sheepyang
晕,至于加那么高的衬底电位吗
对于增强型的NMOS,Vgs=0<Vth.管子没有导通,
-15V的衬底电压将使开启电压Vth变得更高。Vsb是
源与衬底的电位差,Vsb<0将增大P区域的耗尽层宽度从而
进一步阻止导电沟道的形成。这个参数是MOS器件里面的body effect,中文叫体效应。工艺工程师不需要了解太多,器件工程师就知道了。


3楼: >>参与讨论
rovebird
多谢
自己就是确定不了,怕G对地压差太大。现在放心了

4楼: >>参与讨论
sheepyang
这个我还是有点担心
怕栅氧受不了。一般栅氧1&Aring;能承受的电压是0.1V,这样200&Aring;(20nm)的电压是20V,一般推荐使用时栅的电压最大不超过1/3,也就是约7V,不然的话就会引起
time dependent dielectric breakdown(TDDB)效应。MOS管长期处于很高的栅压下将会导致栅被击穿而失效。

参与讨论
昵称:
讨论内容:
 
 
相关帖子
阻抗法测电容
求救各位大侠,谁有linux redhat8.0的操作系统?
ICC 动态测试和静态测试在ate上遇到的问题请教
为什么  没有LM1801的资料???
请教关于simulation的步长设置
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入


Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号