|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
求教CPLD FPGA复位引脚问题 |
| 作者：zhubaojun 栏目：EDA技术 |
我用CPLD（EPM7256） 和FPGA（EP1C6240C6）做一个系统，但不知如何设计复位电路，请高手指点，不胜感激。我在EPM7256数据手册中根本没有看到复位（RESET）这个词，在EP1C6240C6倒是看的多，但就不见有引脚，请问那几个引脚接的是复位电路？ |
| 2楼： | >>参与讨论 |
| 作者： chenghm 于 2006/7/22 18:08:00 发布：
datasheet |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |