|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
介绍一下信号完整性方面的知识， |
| 作者：群魔乱舞 栏目：技术交流 |
包括信号质量问题的危害、产生原因和解决建议 现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题已经越来越引起高速数字电路设计人员的关注。 如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。SI（Signal Integrity）解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。 |
| 2楼： | >>参与讨论 |
| 作者： 群魔乱舞 于 2006/10/17 20:16:00 发布：
go on 正过冲 危害 1、闩锁损伤器件（>VCC/VDD），对器件冲击造成器件损坏； 2、形成干扰源，对其它器件造成串扰。 产生原因： 1、其它相邻信号串扰； 2、器件驱动能力太强； 3、没有匹配或者匹配不当。 解决建议： 1、PCB布线避开干扰源和耦合路径； 2、增加电阻匹配，参考做法是始端串电阻或者末端并阻抗（电阻），减少过冲。 |
|
| 3楼： | >>参与讨论 |
| 作者： 群魔乱舞 于 2006/10/17 20:17:00 发布：
负过冲 负过冲 危害 1、闩锁损伤器件（< VEE/GND），对器件冲击造成器件损坏； 2、管脚上的负电压可能使器件PN衬底（寄生二极管）前向偏置，流过的大电流大于1安时，熔断键丝产生开路。 产生原因 1、其它相邻信号串扰； 2、器件驱动能力太强； 3、没有匹配或者匹配不当。 解决建议 1、PCB布线避开干扰源和耦合路径； 2、增加电阻匹配，参考做法是始端串电阻或者末端并阻抗（电阻），减少过冲。 |
|
| 4楼： | >>参与讨论 |
| 作者： 群魔乱舞 于 2006/10/17 20:17:00 发布：
关于闩锁 闩锁：关于闩锁的概念可以参考《数字电路》这一类教材。现在由于厂家工艺改进，闩锁问题基本上可以得到规避。但是长时间的信号过冲会使得器件失效率增加（尤其是负过冲）。 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |