|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
发个本人DIY的CPU核（上一贴未贴上源码，在此补上） |
| 作者：radio_yb 栏目：IC设计 |
一个教学目的的核，2006年初的设计的，在ALTERA EPM1270上验证的。当时赶时间3周做完，后来忙这忙那没时间维护和优化。现在要找工作，算下来将来可能没机会玩这个了，发出来让大家拍砖。 开始命名为“桃核”，后来改名“童心”，算赶上了“芯”潮流:) 基本的特性如下： * 8-bit 微处理器软核，全Verilog描述，不依赖综合工具。 * 2K 字节代码空间，2K字节数据存储空间。 * 典型290 LE大小，可以放入流行的CPLD中。 * 基于累加器的结构，具有较小的体积和较高的代码密度。 * 硬件布线指令译码部件，最高时钟频率达50MHZ（FPGA实现）。 * Code/Data 存储空间分离的哈佛结构。 * 指向Data区的堆栈指针，堆栈空间大小仅受限于RAM空间。 * 4种寻址方式，加强的立即寻址有利于提高了程序执行速度。 * 指令长度1-2字节，执行周期为2-6个时钟周期，大部分指令为2CPI。 * 附加: 16个中断源，一个IO控制器。（玩着像单片机:） * - 本贴最后修改时间：2006-10-23 22:38:19 修改者：radio_yb http://bbs.21ic.com/upfiles/img/20061023222731174.rar |
| 2楼： | >>参与讨论 |
| 作者： 122013137 于 2006/10/25 16:43:00 发布：
^^ NiuB |
|
| 3楼： | >>参与讨论 |
| 作者： kevin2006 于 2006/11/2 18:42:00 发布：
强人 强人 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |