|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
音频ADC元件的主时钟MCLK允许的偏差是多少？ |
| 作者：swordlife 栏目：数字广电 |
在网上推荐的好些文章里面也看到，有些晶振采用16MHZ的，通过其他单片机的一个IO口分频到ADC的MCLK脚，我想单片机分频的关系应该是1分频，2分频，4分频，8分频这类关系。不会采用具体的很精确的算法来保证，要不系统只好跑死了。^_^ 16MHZ离ADC元件要求的16.934MHZ要求最近，1分频就可以了，但是ADC允许1MHZ这么大的偏差吗？ 11.2896MHZ用16MHZ来分频根本不好分频。 我想ADC元件的主时钟应该有一个允许的偏差范围的？这个范围是多少呢？请有应用经验的大侠谈谈看法。 |
| 2楼： | >>参与讨论 |
| 作者： hzcook 于 2006/11/17 12:51:00 发布：
16.9344M 直接就有16.9344M的晶体啊 |
|
| 3楼： | >>参与讨论 |
| 作者： swordlife 于 2006/11/20 13:20:00 发布：
其他系统不允许工作在16.9344MHZ的时钟下，只能共用16MHZ的晶体 |
|
| 4楼： | >>参与讨论 |
| 作者： zgl7903 于 2006/11/24 9:34:00 发布：
16.9344MHZ和16MHZ转到44K采样频率的时候，差别没有多少吧 |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |