|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
icfb中cdl的问题 |
| 作者：entertest 栏目：IC设计 |
使用三端电阻,电路如下图.a,b端为电阻的两端,c端为做lvs之用,电路仿真时c端无效.利用calibre做lvs时,会将该电阻的版图提成a b $Sub=c,现在想将电路图cdl出来时也自动转化成a b $Sub=c以方便做lvs,请为应该怎么修改cdf,才可实现电路图cdl时,自动在c前添加$Sub=?
|
| 2楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/1 16:20:00 发布：
等待中 .................. |
|
| 3楼： | >>参与讨论 |
| 作者： song_yong 于 2006/12/1 16:43:00 发布：
观望中 我估计assunmad应该可以搞定 * - 本贴最后修改时间：2006-12-1 16:43:54 修改者：song_yong |
|
| 4楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/2 13:02:00 发布：
可惜没看到他露面 |
|
| 5楼： | >>参与讨论 |
| 作者： lylnk 于 2006/12/3 17:58:00 发布：
不清楚，不是必须弄成这样吧？ 直接导成a b c也行吧？ |
|
| 6楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/4 15:34:00 发布：
直接导成a b c有点麻烦 版图导出来为a b $Sub=c，电路cdl出为a b c，lvs通不过，也可以通过改版图网表文件，将$Sub=c替换为c，但每次都改就比较麻烦，如果能直接将电路cdl为a b $Sub=c，lvd时就方便多了 |
|
| 7楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/5 19:40:00 发布：
等待中 。。。。。。。。。 |
|
| 8楼： | >>参与讨论 |
| 作者： lylnk 于 2006/12/5 22:39:00 发布：
实在不行改calibre的rule rt |
|
| 9楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/6 10:36:00 发布：
没有人遇到过这种问题吗 实在不行，就只好用苯办法了 |
|
| 10楼： | >>参与讨论 |
| 作者： richard2k 于 2006/12/7 11:39:00 发布：
去修改它的ＣＤＦ格式 在ICFB窗口，打开ＣＤＦ对话框 设置它的PinOrder属性，应该可以的 |
|
| 11楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/7 13:43:00 发布：
xiexie 先试试看，谢谢 |
|
| 12楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/7 15:42:00 发布：
to 楼主 在cdf中没有找到Pinorder，termorder倒有一个，不过好像该了不行。请指教！ * - 本贴最后修改时间：2006-12-7 15:44:28 修改者：entertest |
|
| 13楼： | >>参与讨论 |
| 作者： asunmad 于 2006/12/7 22:14:00 发布：
有没有试过不要后面的$sub=c? $后的东西应该作为注释忽略掉,所以原理图中直接用二端电阻应该可以吧? 如果不行,一定要加$sub=c,则可以用sed或awk或perl改网表,也不难. |
|
| 14楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/8 10:04:00 发布：
sed或awk或perl？ sed或awk或perl?是插件还是自己编的小程序，我们这边还没有人用过，请指教 谢谢 ！ |
|
| 15楼： | >>参与讨论 |
| 作者： asunmad 于 2006/12/8 22:28:00 发布：
是通用程序 sed和awk几乎在每个UNIX中都安装有,是常用的文本处理工具.perl是跨平台的脚本编程工具,在各种Linux发行版中一般都有,UNIX中是不是安装就看管理员了. 假如网表中Sub=c总是在电阻描述语句的第一行(即不是出现中+号开头的续行中),则可以用sed处理: sed '/^R/s/Sub=/\$&/' original_netlist > new_netlist |
|
| 16楼： | >>参与讨论 |
| 作者： boris 于 2006/12/9 20:45:00 发布：
$在cdl中不是注释作用 在spice仿真网表中，$用作注释，该行其后的东西是什么都无所谓。 但在cdl网表中，$不是注释作用。无源器件（RLC）的类型说明一般都是用$做前导符号。 应该是修改电阻的cdf，不过如何修改我也不清楚。可以试试设置MODEL参数。 |
|
| 17楼： | >>参与讨论 |
| 作者： xbguan 于 2006/12/13 6:51:00 发布：
auCDL simInfo entertest, 下标是从Cadence文档中找到的如何设置CDL siminfo的有关部分(Virtuoso ANALOG Design Environment User Guide, PRODUCT Version 5.1.41, Appendix C auCdl Netlisting). 以==>开头的部分是我的注释. RES netlistProcedure ansCdlCompPrim ==> 不需要改动 instParameters R SUB W L m ==> 如果你在LVS中比较电阻,则需要R.如果同时 ==> 也比较电阻的长/宽,则也需要W/L.如果LVS只 ==> 比较电阻值,则不要W和L参数.SUB就是为你的 ==> 'c'准备的.它实际上不是一个参数.LVS会对 ==> 它特殊处理.m总是需要的. componentName npolyres ==> 和ModelName设置成一样的值.见后. termOrder P1 P2 ==> 就是你的'a'和'b' propMapping nil SUB sub R r W w L l ==> 你应该设为: ==> nil SUB c R r W w L l ==> 其中,c就是你的'c'terminal. r,w,l(注意不 ==> 是R,W,L)是你的CDF Parameter. 你的CDF ==> Parameter 名字可能是Res,Width,Length,那 ==> 就应该: ==> nil SUB c R Res W Width L Length namePrefix R ==> 不动 modelName RP ==> 模型名.不是仿真模型,是LVS模型. |
|
| 18楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/14 18:13:00 发布：
谢谢 先研究一下 |
|
| 19楼： | >>参与讨论 |
| 作者： wowbigwolf 于 2006/12/19 16:38:00 发布：
17楼说的我怎么没找着啊 这些设置也是在icfb的cdf属性中修改么？ |
|
| 20楼： | >>参与讨论 |
| 作者： xbguan 于 2006/12/21 7:05:00 发布：
修改cdf属性 1. 从CIW窗口,选择菜单tools-->CDF-->Edit 2. 在弹出窗口(Edit Component CDF), CDF Selection 选为Cell(缺省), CDFType 选为 Base 3. 点击 Browser按钮,找到 Library,Cell: 4. 往下移动滑动条,在Parameters 后面, 找到 Simulation Information, 点击 Edit 按钮 5. 在新弹出窗口中,'Choose Simulator', 选择 'auCdl' |
|
| 21楼： | >>参与讨论 |
| 作者： entertest 于 2006/12/21 17:59:00 发布：
谢谢ｘｂｇｕａｎ 按你说的办法搞定了，不胜感激中！ |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |