TMS320C203PZ80FA TMS320C203PZ80 TMS320C203PZ57 TMS320C203PZ/PZA TMS320C203PZ/PZ80/PZ57 TMS320C203PZ TMS320C203PIA TMS320C203P57 TMS320C203P2A57 TMS320C203P280TMS320C203PZA57
您是否在找：
TMS320C203PZA历史价格
TMS320C203PZA 相关资料
其它信息：
基于T20C2xLP核心处理器之上；16位定点数字处理器架构：6个内部总线用来提高并行性和性能；32位算术逻辑单元和累加器；具有32位乘积的16×16位单周期的乘法器；模块移动用于数据、程序和I/O空间；硬件重复指示；指令周期时间：50ns、5V；50ns、3.3V；50ns、5V；与TMS320C25的源代码兼容，具有积极向上的与TMS320c5x器件代码兼容性能；4个外部中断；开机-装载机选项；集成内存：544×16个字的单晶片双通道数据RAM；224K×16位，共可寻址外部存储空问：64K程序，64K数据，64KI/O，32K通用外设：锁相电路各种时钟选项×1，×2，×4，÷2；片上振荡器；0～7个等待状态，软件可编程至每个空间；6个通用输入/输出引脚；片上20位定时器；全双工异步串口器(UART)；1个具有4级深度先进先出的同步串行端口；支持硬件等待状态；专为低功率消耗：完全静态CMOS技术；电源关闭闲置模式；1.1mA/MIPS、3.3V；C203引脚兼容TMS320F206的闪存数字信号处理器；达到40MIPS性能在5V；20MIPS性能在3.3V；为多处理机申请保持模式；IEEE标准协会1149.1＋兼容基础扫描仿真；100引脚的小型薄的四方扁平封装(LQFP)
引脚图：
TMS320C203PZA引脚图
