125MHZ
99999
DIP/-
20.8*12.8
125MHZ
5000
-/-
石英频率器件，高新技术厂商
125MHZ
80000
-/23+
原装现货
125MHZ
80000
-/23+
原装现货
125MHZ
9200
SMD/23+
只做原装更多数量在途订单
125MHZ
80000
-/23+
原装现货
125MHZ
9180
-/23+
中国区代理商直供终端商
125MHZ
80000
-/23+
原装现货
125MHZ
41101
6P 7050/-
大量现货，提供一站式配单服务
125MHZ
21174
SMD5X7/21+
原厂原装现货
125MHZ
45000
SMD/1808+
原装正品,亚太区电子元器件分销商
125MHZ
470
SMD57/16+
只做原装 支持BOM配单服务 企业QQ 3003975274
125MHZ
80000
-/23+
原装现货
125MHZ
65286
-/21+
全新原装现货，长期供应，免费送样
125MHZ
80000
-/23+
原装现货
125MHZ
21174
SMD5X7/21+
原厂原装现货
125MHZ
80000
-/23+
原装现货
125MHZ
774
08+/-
原装现货
125MHZ
35000
5X7/23+
原装认证有意请来电或QQ洽谈
125MHZ
80000
-/23+
原装现货
化（pdv）。如果数据包交换网络（psn）没按正确的先后次序排列数据，存储器需确保对接收数据包的重新排序。由于目前ddr3已成为主流存储器件，为了使ds34s132更方便地采用ddr3,本应用笔记介绍了如何实现ds34s132与ddr3存储器的对接。 图1所示为利用fpga和ddr3取代ddr1的推荐电路框图。 图1 用ddr3和fpga取代ddr1 借助ddr sdram数据信号与时钟信号的混合时序控制，ddr sdram接口能够支持速率高于典型sdram数据传输。例如，一个125mhz时钟频率的ddr sdram,可以实现同等频率sdram几乎两倍的带宽（bw）。因此，maxim开始在其方案中用ddr1取代sdram,sdram用于maxim的上一代tdm over packet（tdmop）器件。 ddr3 sdram采用的是dram接口规范。实际的dram存储数据阵列的存储架构与早期类型相似，具有相似的性能指标。ddr3 sdram的数据传输速率是ddr1的4倍，具有更宽频带。 目前，ddr1存储器模块的使用不如ddr2或ddr3广泛。但ddr2和ddr3向下
三个不同模型，见图1、图2和图3。 共用时钟架构作为最常使用的方法有很多理由。首先，大多数支持pcie接口的商用芯片只适用于这种架构。其次，这种架构是唯一可以直接支持展频计时（spread spectrum clocking，简称ssc）的架构。ssc在减少电磁干扰峰化方面起着非常重要的作用，因此可以简化符合系统电磁辐射限制的工作（见图4）。最后，这种架构最容易形成概念和设计。 共用时钟架构最大的缺点在于需要为系统中每个pcie端点分配基准时钟。频率为 100mhz或125mhz的时钟以及pcie规范严格的抖动要求使得这一架构变得尤其复杂。对2.5gbps工作的限制为86ps——106采样的一系列样本的峰-峰相位抖动。而5.0gbps工作的限制为3.1ps（均方根抖动值）。然而，要在5.0gbps工作，收发器首先要在2.5gbps协商，如果两端都可以，再提高到5.0gbps。这就是说如果系统支持任何5.0gbps链接，则基准时钟就必须同时满足两者的抖动指标。 独立的数据时钟架构不会受到上述限制，但却大幅增加了时钟系统设计的复杂性，且在不使用单边带信令时不支持ssc
以后，wclk的上升沿无效，直到复位信号reset有效或者fq_ud的上升沿再次来到。串行输入方式如图4所示，在wclk的上升沿，40位数据由低位到高位依次从引脚25(d7)移入到输入寄存器，并在fq_ud的脉冲作用下，一次性打入到数据寄存器，以更新芯片的输出频率(或相位)。 1.3 主要性能(1)单电源工作：+3.3v或+5v。(2)接口简单，可用8位并行口或串行口直接装载频率和相位调制数据。(3)片内有高性能d/a转换器和高速比较器，可输出正弦波和方波。(4)最高工作时钟125mhz，32位频率控制字保证在125mhz的工作时钟下频率分辨率达0.0291hz。(5)5位调相控制字，可实现相位调制功能。(6)频率转换速率极快，可达2.3×107次/秒。(7)低功耗：在125mhz时钟频率、+5v电源工作时，功耗为380mw；110mhz时钟、+3.3v工作时，功耗为155mw。(8)工作温度范围宽：-40℃～+85℃。1.4 引脚功能ad9850为28脚紧缩型小外形封装(ssop)，其管脚排列见图5，引脚功能如表1所示。 2 用ad9850作参考
钟设计 考虑到excal ibur-arm系列fpga内嵌的arm922t是一款risc架构的32bit微处理器,为了方便fpga与微处理器之间的数据交换,mac控制器的内部数据统一采用双字为单位进行处理.olt与onu之间的线路传输速率是1.25gbit/s,码流在物理层经过串/并变换、8b/10b编码之后的速率为125mbit/s,而进行位宽变换后,fpga的工作频率下降到31.25mhz.本文设计fpga开发板时,采用了25mhz的晶振作为时钟源. 值得一提的是,位宽变换模块需用到125mhz和31.25mhz2个时钟(分别由倍频器和分频器提供).输入的8bit码流以125mhz的频率顺序写入4个fifo中,同时以31.25mhz的频率从这4个fifo中并行输出,直至一帧结束.但必须考虑数据帧的帧长(以字节为单位)不能被4整除的情况,如最后只剩下3个8bit码.这时将‘0x00’写入最后的空闲fifo中,使帧长满足4的整数倍.为此,位宽变换模块增加了以字节为单位的帧长和以双字为单位的帧长统计功能,用于告知其后级联的模块只对帧有效数据进行处理.所有的变换处理均在fpga内部实现,因而不
系统对bcm5228b的访问就是通过转化为bcm5615的串行mii管理接口上的操作来实现的。bcm5228b每个phy端口的管理地址由phyadd[4：：0]引脚设置，若bcm5228b的phyadd[4：：0]为phyad，则每片8个端口对应的管理地址分别为addr=phyad+ portx，portx为每个phy端口的编号。 时钟电路 bcm5615的芯核时钟由133mhz的晶振产生,设计pcb时，应尽量靠近bcm5615的时钟输入引脚,bcm5615的gmii时钟与mii时钟均为125mhz，由125mhz的晶振通过74lcx245缓冲后产生四路125mhz的时钟源，输入到bcm5615的gmii_clkin引脚和3片bcm5228的ref_clk引脚。注意连接到bcm5228b的时钟线应该等长，不管千兆口是否使用，gmii_clkin的时钟都必须提供。 系统复位电路 系统复位电路采用imp811复位芯片,通过74lcx245缓冲后产生多路复位信号,分别接到各个芯片的复位引脚。为了可靠复位,要求复位信号的上升沿不能有振荡现象发生。 系统软件设计 本文选择linux作为操作系
通道可以交替或独立操作。该系列芯片还具有多芯片同步、可编程增益、每通道的电压偏移都可独立调整等功能。此外，这些12位的模拟/数字转换器还内置跟踪和保持放大器以及校准范围更大的自我校准电路，因此即使输入频率超过2ghz，也可对所有动态参数作出非常平直的响应，而且误码率极低，只有10-18 。 adc12d1800芯片的单通道采样速度高达3.6gsps，双通道采样速度则高达1.8gsps。此外，由于adc12d1800芯片在本底噪声、噪声/功率比及互调失真等方面都表现极为卓越，因此若输入频率为125mhz，信噪比只有57.8db，无杂散信号动态范围只有67dbc，而有效位数则为9.2。这款芯片采用高能源效率的设计，每通道功耗只有2.05w。 adc12d1600芯片的单通道采样速度高达3.2gsps，双通道的采样速度则高达1.6gsps，本底噪声只有-147.5dbm/hz，噪声/功率比只有52db，而互调失真则只有-63dbfs。若输入频率为125mhz，adc12d1600芯片的每通道功耗只有1.9w，信噪比只有58.6db，无杂散信号动态范围只有68dbc，而有效位数则为9.3。
装。 dpd 用于处理基站中最主要的功耗源，那就是pa。功能强大的数字算法可对功率放大器中的非线性加以校正，从而使其能够在一个较高的平均功率级上运作，而不会产生过大的失真。没有 dpd 的单个 20w 功率放大器可能以不到 10% 的效率运行，这意味着高于 200w 的功耗。由于基站中功率放大器的数量，因此功率节省对于服务供应商的运营费用 (opex) 意义重大。数字化 5 阶或甚至 7 阶谐波需要一个非常宽的带宽、低噪声接收器和一个极其平坦通带。ltm9003 含有一个 125mhz 带通滤波器，该滤波器在整个频带内呈现少于 0.5db 的通带纹波。从 rf 输入到 lvds 数字输出的接收器链路噪声层仅为 -147.3dbm/hz，这远远低于 pa 的噪声层。由于dpd是一个反馈环路，因此接收器 (亦称为“发送观测路径接收器”) 可得益于低延迟；一个速度较快的环路能在pa中实现较佳的效率，功耗因而更低。ltm9003中的adc只具有5个时钟周期的延迟，而且通过滤波器的绝对延迟仅为2.7ns。 ltm9003 采用节省空间的 11.25mm×15mm lga 封
封装为数据包的课题。以往对ip包进行拆装多利用软件实现,但本项目涉及到配合高速密码芯片(处理速度在2gbit/s以上)工作的问题,显然利用软件实现ip包的拆装在速度上达不到要求。为此,笔者运用fpga(型号为xilinx公司的xc2vp20—ff896cgb0345)来实现ipv6数据包的拆装。该fpga内部逻辑框图如图1所示。 图1 fpga内部逻辑框图 其工作流程为:2.5ghz的标准ipv6数据包串行差分信号通过rocketio高速通道后转换为16位125mhz并行信号,再经信号转换模块进一步转换为66位62.5mhz并行信号后进入fifo1缓存,然后对其输出数据进行判断,若是报头则送入fifo3缓存,若是数据部分则送入fifo2缓存,最后将fifo2数据送往密码芯片进行处理;经密码芯片处理的数据首先放入fifo4进行缓存,然后控制fifo3和fifo4将一个数据包的头和数据写入fifo5中,重新封装成一个完整的数据包;重新封装的ipv6数据包经过信号转换模块变为16位125mhz的并行信号,并通过rocketio高速通道转换为2.5ghz高速串行差分
恩智浦半导体（nxp semiconductors，由飞利浦创建的独立半导体公司），近日推出了全新的lpc292x系列微控制器。在工业网络、报警系统和电机控制应用方面，125mhz的lpc292x系列是目前市场上最快的arm968微控制器。在已有的lpc291x系列基础上，恩智浦现提供lpc292x微控制器系列的7个新产品，为市场上这个arm微控制器的最大系列增添新成员。 在给客户们提供无以伦比的操作速度之余，lpc292x系列也包括几个以前在arm968 mcu中未有过的特性，例如usb host/on-the-go/device、16kb eeprom、5v adc、带rs485和lin支持的uart、正交编码器接口和电机控制pwm——这些都为设计工程师们在压缩开发时间和成本时带来额外好处。 恩智浦半导体微处理器产品线副总裁兼总经理geoff lees表示：“lpc292x系列为我们客户的嵌入式应用带来更佳表现。这个新的微控制器系列沿用了与广受欢迎的恩智浦arm7系列lpc2000同样的外围设备，使其成为客户在低成本嵌入式系统上寻求更多性能时一个方便的升级选项。一如既往地，我们
恩智浦半导体近日推出了全新的lpc292x系列微控制器。在工业网络、报警系统和电机控制应用方面，125mhz的lpc292x系列是目前市场上最快的arm968微控制器。在已有的lpc291x系列基础上，恩智浦现提供lpc292x微控制器系列的7个新产品，为市场上这个arm微控制器的最大系列增添新成员。 在给客户们提供无以伦比的操作速度之余，lpc292x系列也包括几个以前在arm968 mcu中未有过的特性，例如usb host/on-the-go/device、16kb eeprom、5v adc、带rs485和lin支持的uart、正交编码器接口和电机控制pwm——这些都为设计工程师们在压缩开发时间和成本时带来额外好处。 恩智浦半导体微处理器产品线副总裁兼总经理geoff lees表示：“lpc292x系列为我们客户的嵌入式应用带来更佳表现。这个新的微控制器系列沿用了与广受欢迎的恩智浦arm7系列lpc2000同样的外围设备，使其成为客户在低成本嵌入式系统上寻求更多性能时一个方便的升级选项。一如既往地，我们致力于为客户在32位mcu领域里提供更广泛的选择。” lpc292
ltm9003是一款12位数字预失真μmodule接收器子系统，用于蜂窝基站的发送路径。该器件采用了一种集成系统级封装(sip)技术，内置一个下变频混频器、宽带滤波器和模数转换器(模数转换器即a/d转换器，或简称adc，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小)。该系统针对一个184mhz中频(if)和一个高达125mhz信号带宽进行相应的调整。这款12位adc的采样速率高达250msps。 高信号电平下变频有源混频器(输出信号频率等于两输入信号频率之和、差或为两者其他组合的电路。混频器通常由非线性元件和选频回路构成)专为高线性度、宽动态范围if采样应用而优化。它包括一个用于驱动双平衡混频器的差分lo缓冲放大器。rf和lo输入端上的宽带、集成变换器提供单端50ω接口。在内部使rf和lo输入与50ω相匹配。clk输入负责控制转换器操作，并可进行差分驱动或单端驱动。一个任选的时钟占空比稳定器在全速和多种时钟占空比条件下实现了高性能。 ltm9003特点有：面向数字预失真(p
请教fpga设计问题想请教一个问题：在125mhz下,如何对链路层以太网数据帧加入fcs？我用了xilinx 的crc32－8，但是不能满足，计算crc的时间不能跟上发送的时间，郁闷，如何解决，请教各位大侠。直接回帖或者发送到我邮箱：player2008likai@163.com谢谢大家～～
bcm4702无线网络处理器，这是一颗功能丰富、高度整合的处理芯片，其路由性能大约是基于arm7的wlan设备的5倍。bcm4702内整合了2个10/100 ethernet macs、1个pci/cardbus控制器、1个usb控制器和1个pcmcia host，这样的设计使得oem厂商可以根据不同需要开发具有不同功能的产品。broadcom bcm5325五口的交换器同bcm4702搭配使用，这种搭配也是broadcom所提供的参考设计方案之一。 :broacom的 4702 cpu（频率为125mhz）mips32内核、内存为sd 16m、flash容量为4m.
我们新设计了一个arm7芯片我们最近新开发设计了一个arm7的芯片，内部包含有零等待时间的256k字节的sram。工作频率常温下可以跑到125mhz。不过是针对dvb-ci系统专用的，有smartcard接口，32路i/o。
epson可编程晶体振荡器 sg8002系列epson可编程晶体振荡器 sg8002系列可根据客户电路设计的需要进行一次性编程，输出频率范围：1mhz—125mhz，商业级 精度可达50ppm（b级），100ppm（c级），以及工业级的应用要求100ppm（m级）。具体封装、输出电压、以及频点的要求请联系我们。型号列表 ： sg8002ja 1-125mhz sg8002ca 1-125mhzsg8002ce 1-125mhzsg8002db 1-125mhzsg8002dc 1-125mhz sg8002jc 1-125mhzsg8002jf 1-125mhzsg8002la_lb 1-125mhz长期备有现货,供您的需求。 联系电话：010-82076091/62049295 msn：dhlinlin@hotmail.com 联系人: 朱小姐
我们新设计了一个arm7芯片我们最近新开发设计了一个arm7的芯片，芯片包含有零等待时间的256k字节的sram。工作频率常温下可以跑到125mhz。不过是针对dvb-ci系统专用的，有smartcard接口，32路i/o。
联系人：
联系方式：
