,需要一个具有足够驱动能力的驱动器来驱动所有负载和传输介质(电缆、连接器、背板等)。差分总线通常在最后一个接收器处根据特性阻抗进行终端匹配。必须努力使总线上的各支路尽可能短,以避免影响信号的完整性。在电路板布线密度日益提高的今天,有些情况下很难控制分支长度。 相应地,多路点到点传输方式使用了多个驱动器,只需明确点到点操作模式,每个驱动器只与单个接收器通信。采用这种设计架构可以避免信号完整性问题,确保传输介质的阻抗尽可能一致。 下面将要介绍的一款低抖动10端口lvds转接器max9150可以用于多路点到点信号传输。 max9150 lvds转接器 max9150适用于对电源功耗、电路板空间以及噪声要求苛刻的高速数据或时钟传输应用。图2中的ic能够接收1路lvds信号,并将其驱动至10路lvds输出。 max9150的输入端可以接受幅值最小100mv、最大1v的差分信号,要求输入信号电平在0至2.4v范围内。输出端采用电流激励产生5至9ma电流输出。由于max9150输出电流信号,输出信号的差分电平范围由外部终端电阻的阻值决定,每个差分输出端设计为驱动50ω负载
弦时钟编码信号clkout+/clkout-将数据同步转换到数字系统。数据在clkout+的上升沿或clkout-的下降沿锁存,在clkout+下降沿和clkout-上升沿时更新。 2 硬件电路设计 信号采集部分主要完成对模拟信号的调理和a/d转换芯片的采集。a/d转换芯片的输入信号是差分的,而被采集的信号是单端的,这就需要把单端信号转换成差分信号。输入的信号经过max4201缓冲后,由差分驱动器ad8131转换成差分信号,驱动a/d转换芯片ltc2207. 采用lvds转发器max9150转换fpga所给的时钟信号,作为ltc2207的采集控制信号enc.max9150的转换电路如图2所示。 图2 max9150的转换电路 ltc2207的模拟差分信号输入前端的调理芯片采用低噪声、低功耗、超高速开环缓冲器max4201和高速差分驱动器ad8131.采集输入信号的前端调理电路如图3所示。图中max4201采用±5 v供电,对地并联的电容给电源滤波,为缓冲器提供无干扰的电源。缓冲后的信号,由max 4201的5引脚输出,其输出阻抗是50 ω,再经过ad8131完成单端到差
超低120ps峰-峰值(最大值),总抖动(确定和随机);100ps(最大值)偏斜在通道之间;保证400Mbit/s数据传输速率;60μA的关断电源电流;符合EIA/TIA-644 LVDS标准;单+3.3V供电;高阻抗LVDS输入当VCC=0时