维库电子市场网-十六年专注打造电子元器件采购网

采样保持放大器AD9101的基本连接电路

相关元件PDF下载：

采样保持放大器AD9101接口电路

相关元件PDF下载：

AD9101高速采样放大器

相关元件PDF下载：

AD9101是一个非常精确的、通用型、高速采样放大器，其高速和精确采样特性使...

用AD9101直接将中频信号变换为数字信号的电路

相关元件PDF下载：

采样保持放大器AD9101接口电路图

　　如图所示为AD9101用于快速(Flash)采样的接口电路。当信号频率增加时，传统的快速采样电路不得不牺牲动态范围以换取整体性能的稳定。图中电路采用AD9101与高速8位A／D转换器AD9002配合，目的在于提升Flash ADC的高频性...

AD9101高速采样放大器

相关元件pdf下载：ad9101 ad9101是一个非常精确的、通用型、高速采样放大器，其高速和精确采样特性使之可用于分辨率性能相对于频率的一个很宽的范围。在时钟率为125msps或50 msps时，ad9101分别有8～12bit精确度，是市场上所有8～12bit a／d编码器的首选理想驱动器件。ad9101包含一个中间放大器，这种结构允许前端采样器工作在相对低的信号幅度，结果是在维持低功率条件下使跟踪和保持模式失真得到改进。最佳设计的输卅放大器有着大信号快速和精确建立特性，即使在重负载条件下也是如此。输出放大器的快速线性化建立性能导致放大器对于采样器低信号电平失真是透明的，采样时，输出失真电平仅仅反映采样器本身的失真特性。在将ad9101用于高速变换器时可以发现信噪比(snr)和失真有很大改进。通常快速变换器要求在直流和低频有着极好的线性度，然而，当一个信号转换速率增加时它的性能将下降，这是因为内部比较器窗口延时变化和有限的增益带宽积限制所造成的。ad9101的引脚排列如图所示。内部功能框图：

AD9101高速采样放大器电路图

ad9101是一个非常精确的、通用型、高速采样放大器，其高速和精确采样特性使之可用于分辨率性能相对于频率的一个很宽的范围。在时钟率为125msps或50 msps时，ad9101分别有8～12bit精确度，是市场上所有8～12bit a／d编码器的首选理想驱动器件。ad9101包含一个中间放大器，这种结构允许前端采样器工作在相对低的信号幅度，结果是在维持低功率条件下使跟踪和保持模式失真得到改进。最佳设计的输卅放大器有着大信号快速和精确建立特性，即使在重负载条件下也是如此。输出放大器的快速线性化建立性能导致放大器对于采样器低信号电平失真是透明的，采样时，输出失真电平仅仅反映采样器本身的失真特性。在将ad9101用于高速变换器时可以发现信噪比(snr)和失真有很大改进。通常快速变换器要求在直流和低频有着极好的线性度，然而，当一个信号转换速率增加时它的性能将下降，这是因为内部比较器窗口延时变化和有限的增益带宽积限制所造成的。ad9101的引脚排列如图所示。 内部功能框图： 欢迎转载,信息来自维库电子市场网（www.dzsc.com） 来源:与你同行

采样保持放大器AD9101接口电路

相关元件pdf下载：ad9101 如图所示为ad9101用于快速(flash)采样的接口电路。当信号频率增加时，传统的快速采样电路不得不牺牲动态范围以换取整体性能的稳定。图中电路采用ad9101与高速8位a／d转换器ad9002配合，目的在于提升flash adc的高频性能；同时用稳压管与运放电压跟随器输出，将ad9101的rtn脚电位抬高到0．33v。

用AD9101直接将中频信号变换为数字信号的电路

相关元件pdf下载：ad9101 如图所示为在中频信号应用中用ad9101直接将中频信号变换为数字信号的电路。传统的具有相位i和正交相位q的信号解码接收器，普遍由一对模拟信号处理的adcs前端组成，这种i-q解码接收器要求在模拟范围内增益和相位精密匹配，也要求adcs精密匹配。这导致为了实现高性能，数字前端的设计者不得不采用高成本的材料，因为adcs动态范围在高频应用时受到限制。模拟信号输人到中频滤波器，滤除if以外成分后将if信号输入采样保持放大器ad9101，由adc电路将模拟信号转换为数字信号，再送到由乘法器和数控振荡器组成的数字滤波器处理，产生i、q两个信号加到dsp电路(数字信号处理电路)。该电路由于采用宽带低失真ad9101，因此可以简化模拟前端设计，允许信号处理在数字领域进行，所以信号的可预见性增加了，并且降低了环境变化对信号的影响。

采样保持放大器AD9101的基本连接电路

相关元件pdf下载：ad9101 如图所示为ad9101的基本连接电路。ad9101内置有保持电容chold，采样保持控制由clock、clock非完成。按基本连接图的接法，rtn接地则保持放大器增益为4。时钟输入“clock输入”加到模拟器件公司的超快比较器ad96685br的同相输入端，q、q非输出后送到ad9100的clk和clk非(10、11脚)，作为采样保持控制信号。图中未标注的电容器均取0．01μf；选择r1时应以负载电容为准，即考虑短路时负载电容低于6pf的情况发生。