带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
99
PLCC/9901+
全新原装现货库存 询价请加 有其他型号也可咨询
3088
99+/TSOP48
-
AT29LV1024-15JC
50000
PLCC44/21+
价格优势长期供应只做原装支持开票
AT29LV1024-15JI
108
PLCC/22+
全网价保证原装
AT29LV1024-15TC
145
TSOP/98+
原装现货
AT29LV1024
80000
-/23+
原装现货
AT29LV1024
30000
TSSOP/21+
原装现货。假一赔十
AT29LV1024
80000
-/23+
原装现货
AT29LV1024
7300
SOP/23+
原装现货
AT29LV1024
7300
SOP/22+
行业十年,价格超越代理, 支持权威机构检测
AT29LV1024
7300
SOP/23+
原装现货
AT29LV1024
80000
-/23+
原装现货
AT29LV1024
7300
SOP/23+
原装现货
AT29LV1024
80000
-/23+
原装现货
AT29LV1024
7300
SOP/23+
原装现货
AT29LV1024
7300
SOP/23+
原装现货
AT29LV1024
25953
PLCC44/22+
原厂原装现货
AT29LV1024
25953
PLCC44/22+
原厂原装现货
AT29LV1024
10000
-/22+
全新原装进口
重量轻,携带方便; 操作简单; 功耗低; 为了得到广泛推广使用,生产成本要低,必须有比较好的性能价比。 该家用心电图机采用的是干电池供电,而干电池供电需要解决的一个基本矛盾是:低功耗要求系统采用比较低的时钟频率而与此同时要求系统对一些基本的操作能够快速反应和启动,这就要求系统最少具备两种高低不同的频率,必要时两种频率可以切换使用。正因为msp430 f135具有丰富灵活的时钟模块,所以本系统选取它来作为控制核心,与此同时还选用了与之配套的低功耗外部存储器at29lv1024和液晶显示模块lms0192a。 德州仪器公司所提供的msp430为高整合、高精度的单芯片系统,是目前工业界中具有最低功耗的flash 16-bits risc微控制器。msp430 f135具有强大的处理功能和丰富的外围模块,可方便地实现心电信号的采集、处理、存储、打印以及传输。另外,将其作为系统的控制核心,可以极大地简化整个硬件电路和提高系统的性价比。 心电信号由电极或导联线从人体采集,经放大、滤波处理后进入单片机进行a/d转换,送液晶显示。如需存储则按下存储键后
xout端外接3.072mhz晶振时,波特率因子寄存器的低位的值应为0ah,高位值为00h。c5402与tl16c550c之间的逻辑控制通过cpld来完成,其内部逻辑如图3所示。 由于rs-232-c电路电平与cmos电平不同,因此rs232驱动器与cmos电平连接时必须经过电平转换,本系统采用maxim公司的max232来完成这一功能。 系统独立工作的程序装载过程 本系统的程序装载分为两部分:c5402(a)自身的并行装载和c5402(b)的hpi装载。 c5402(a)与flash at29lv1024和sram is61lv6164之间的逻辑如图4所示。c5402(a)上电复位装载时,由于bootloader程序在初始化时设置xf为高电平,在系统进入并行引导装载模式后,c5402(a)从数据寻址为0ffffh单元(a15=1,选中flash)中读取将要载入的程序存储区首地址和并行装载数据流。此时,c5402可以将 flash地址08000h-0ffffh单元中的数据读到c5402对应于0000h-7fffh寻址区的片内daram和片外sram中。bootloader程序结束后用户程序的第一条
)技术,具备自动应糟(aack)和自动重发(art)功能,减轻了mcu的负担,降低了无线数据的丢包率,提高了双向传输的效率。在开启esb的情况下,nrf24l0l发送完数据包后将自动切换到接收模式以等待对方的应答.并会根据寄存器的设定来实施自动重发。 1.3 系统硬件电路 硬件电路由发送(获取)端和接收(存储显示)端两大部分组成,通过高速rf芯片实现在2.4 ghz频段的无线链接。发送端以tms320vc5402 dsp作为控制核心,ov9610摄像头芯片作为视频(或图像)获取前端,at29lv1024 flash rom作为dsp自举程序存储芯片,k4s161622h imb容量的sdram作为程序运行空间以及视频数据缓冲,视频数据最终通过射频芯片nrf24lol发射出去;接收端的硬件结构基本上与发送端一致,将前端的ov9640改换成后端的lcd显示即可。整个系统的总体结构框图如图1所示。 1.4 系统工作原理和流程 1.4.1 发送端工作于视频流模式 发送端由dsp作为核心控制芯片。dsp上电初始化,通过bootloader把flash rom中的代码加载到sdram
)技术,具备自动应糟(aack)和自动重发(art)功能,减轻了mcu的负担,降低了无线数据的丢包率,提高了双向传输的效率。在开启esb的情况下,nrf24l0l发送完数据包后将自动切换到接收模式以等待对方的应答.并会根据寄存器的设定来实施自动重发。 1.3 系统硬件电路 硬件电路由发送(获取)端和接收(存储显示)端两大部分组成,通过高速rf芯片实现在2.4 ghz频段的无线链接。发送端以tms320vc5402 dsp作为控制核心,ov9610摄像头芯片作为视频(或图像)获取前端,at29lv1024 flash rom作为dsp自举程序存储芯片,k4s161622h imb容量的sdram作为程序运行空间以及视频数据缓冲,视频数据最终通过射频芯片nrf24lol发射出去;接收端的硬件结构基本上与发送端一致,将前端的ov9640改换成后端的lcd显示即可。 1.4 系统工作原理和流程 1.4.1 发送端工作于视频流模式 发送端由dsp作为核心控制芯片。dsp上电初始化,通过bootloader把flash rom中的代码加载到sdram中,实现系统的高速运行以加快数据的处理
k rom资源里包含了bootloader程序,它允许程序放在外部较慢的存储器或微处理器中,并调到高速的dram存储器中运行,大大减小了c5402内部掩膜的需要,降低了电路设计成本。系统独立工作的内部逻辑由cpld来完成,如图4所示。 ---c5402上电复位装载时,由于bootloader程序在初始化时设置xf为高电平,在系统进入并行引导装载模式后,c5402从数据寻址为0ffffh单元(a15=1,选中flash)中读取将要载入的程序存储区首地址,和并行转载数据流。此时,c5402可以将at29lv1024 flash地址08000h~0ffffh单元中的数据读到c5402对应于0000h~7fffh寻址区的片内daram和片外sram is61lv6164中。---bootloader程序结束后,在这个系统中,用户程序的第一条语句为rsbx xf,即置xf引脚为低电平,flash始终不选通。这样,sram的高32k区域(08000h~0ffffh)被释放出来,可以作为dsp系统运行时的数据区或程序区使用。 系统软件设计---系统的软件设计主要包括多通道缓冲串口的初始化、串口中断服务程序和并行装
谁有高招:加密at29lv1024?