示。fft运算处理单元基于一块altera公司的ep1c20fpga芯片,该芯片带有294912位ram,具有20060个le,最大i/o引脚301。fft运算处理单元采用先进的多层并行流水线技术,工作在30mhz的频率下,可以在1ms内完成8路工频输入信号的256点fft运算处理。该处理单元的原理如图3所示。该单元实际包含两大部分,即采样控制逻辑部分和fft运算部分。采样逻辑部分负责max125的读数据逻辑控制。fft运算部分包括fft控制逻辑、采样数据缓存、fft处理核与结果存储fifo。从idt72v845输出的14位采样数据,首先暂存于采样数据缓存中;然后fft处理核从该缓存中读取数据进行处理;处理完毕的数据存放于结果fifo中;fft控制逻辑单元向nios处理器申请中断,nios处理器响应应该中断向fft控制逻辑单元发送读信号;然后从结果fifo读取分析结果。以往fft设计中,往往使用定点数。因为使用定点数时,系统结构相对简单、运算速度快,但精度不高。在fpga中使用浮点数时,系统相对设计复杂,但精度高。基于本系统对精度的苛刻要求,故采用浮点数进行fft的硬件算术实现。fft处理核采用先进的多