而在输入信号的每个周期内，数值比较器输出"="为"1"电平的状态就出现四次。这样，通过移相输出控制电路，在象限码的作用下，就可获得精确的移相信号输出 。图1中，移相输出控制电路除形成移相信号外，还产生计数器复位信号、锁相环鉴相器输入信号，通过锁相环的自动调节功能，以保证信号和输入信号的循环周期相一致，并和计数器复位信号同相。图中，译码模块显示相移角度数。 2 移相器的实现方法本设计采用基于芯片的自顶向下的设计方法，除锁相环电路及显示器外，图１中的其它功能块均被设计在一片lattice公司的ispls1016e中。设计工具选用lattice公司和data i/o公司等联合设计的ispexpert system设计应用软件。该软件是一套进行cpld设计的高级设计工具，它基于windows操作系统，支持多种模式设计输入，如vhdl语言、verilog语言、abel-hdl语言、原理图等。该软件支持逻辑功能仿真、器件时序仿真及逻辑综合，是一种较为先进的cpld设计系统。在移相器电路设计中，系统顶层设计包括子系统功能分配、内部功能块的连接和对外的接口关系，采用原理图输入；底层设计既可完全采用vhdl语言或ab
联系人：
联系方式：
