isplsi2064e135lt100供应商_isplsi2064e135lt100中文资料_isplsi2064e135lt100PDF下载地址价格行情【维库电子市场网】

嵌入式系统中PCI总线仲裁器的设计方法
aster作为仲裁状态机状态转换使能信号，该信号有效时，仲裁状态机才进行当前状态的改变。 2.3 仲裁状态机仲裁状态机表示总线仲裁器的状态，定义如下：状态转变过程如图5所示，状态机描述的vhdl代码略。仲裁器根据仲裁状态机当前状态控制仲裁授权信号的给出。 2.4仿真波形图由图6可看出，测试文件模拟了一个设备申请和两个设备同时申请的情况，并给出了总线授权信号，验证了仲裁器逻辑的正确性。 2.5 资源占用情况分析可编程逻辑器件使用lattice公司的isplsi2064e135lt100，在isplever中综合本例程序，结果如表2。综合后的延迟分析显示，该逻辑的时钟周期最小为7.5ns，即该逻辑可以运行在133mhz以下的系统中，完全可以胜任33mhz pci总线的仲裁工作。来源:朦烟

嵌入式系统中PCI总线仲裁器的设计与实现
状态机仲裁状态机表示总线仲裁器的状态，定义如下：状态转变过程如图5所示，状态机描述的vhdl代码略。仲裁器根据仲裁状态机当前状态控制仲裁授权信号（gnt）的给出。注：parkmaster是事先设置的停靠状态。 2.4仿真波形图由图6可以看出，测试文件模拟了一个设备申请和两个设备同时申请的情况，并给出了总线授权信号（gnt），验证了仲裁器逻辑的正确性。 2.5 资源占用情况分析可编程逻辑器件使用lattice公司的isplsi2064e135lt100，在isplever中综合本例程序，结果如表2。综合后的延迟分析显示，该逻辑的时钟周期最小为7.5ns，即该逻辑可以运行在133mhz以下的系统中，完全可以胜任33mhz pci总线的仲裁工作。本pci总线仲裁器已成功地应用在基于pnx1300的ip会议电视终端系统中，用于处理嵌入式cpu pnx1300和网络控制器i82559的总线占用仲裁。该会议电视终端已于2005年1月在国家泰尔实验室通过测试并取得入网许可证。

维库电子市场网-十六年专注打造电子元器件采购网