希望的额外压降。本示意图显示两种较好的“开尔文”连接。检流电路板走线必须平行、间隔很近且长度相等,以抑制来自相邻高电流走线的磁耦合。检流电阻必须选择为具有低串联电感,以避免出现虚假电流故障。应避免使用含有钴、镍或铁元素的电阻。 此外,可以在ic上提供一个从3vs到3vis的陶瓷电容。如果出现虚假限流故障,则可插入该元件,作为一种用于降噪的附加措施。 对于密度最高的电路板布局,可选择采用(可置于pci连接器之间的)高密度内联电源封装的ic 。例如,tps2343即采用80引脚tvsop封装,其引脚顶端处的宽度小于8.5mm。 未来发展趋势 在使用传统并行总线的同时,串行总线开始在现代系统中出现。在可预见的将来,这两类总线将共存。串行总线由于不受数据路径偏斜的限制,故使走线与连接器设计更加灵活。此外,串行总线所需的连接器引脚数更少,因此能更加紧凑。但电源走线与电源完整性对串行总线来说仍很关键。 在半导体技术将更多功能集成到更廉价ic中的