784
PLCC/-
主营XILINX--ALTERA军工院所合格供应方
9650
PLCC20/2209
XILINX专营价优
XC18V01S020I
6000
SOP20/21+
一站式配单
XC18V01SOG20C
5
SOP20/2011
原装，假一赔十
XC18V01VQ44C
21688
TQFP44/20+
全新进口原装
XC18V01
6080
-/-
高价回收IC,寻求渠道合作
XC18V01VQ44C
2308
QFP/03+
只做原装，专为终端工厂服务
XC18V01PC20C
421
PLCC/10+
现货库存，可供更多数量及配单
XC18V01PC20C
1000
PLCC/22+
原装现货
XC18V01SO20I
4500
BGA/17+
原厂渠道，只做原装，假一赔万 公司现货
XC18V01VQG44C
3550
QFP44/19+
现货+库存优势出
XC18V01VQ44C
100
TQFP/04+
原装现货
XC18V01SOG20C
600
QFP/07+
原装
XC18V01
32000
SOP20/2021+
-
XC18V01
63422
SOP20/2215+
原装现货，可提供一站式配套服务
XC18V01
5130
SOP20/22+
100%原装正品深圳现货
XC18V01
8300
SOP20/21+
原装正品假一赔十
XC18V01
9000
SOP20/22+
现货当天发货，只做原装
XC18V01
19273
SOP20/21+
原厂原装现货
XC18V01PC20
In-System Programmable Configuration...
XILINX
XC18V01PC20PDF下载
XC18V01PC20
In-System Programmable Configuration...
XILINX [Xilinx, Inc]
XC18V01PC20PDF下载
XC18V01PC44
In-System Programmable Configuration...
XILINX
XC18V01PC44PDF下载
XC18V01PC44
In-System Programmable Configuration...
XILINX [Xilinx, Inc]
XC18V01PC44PDF下载
XC18V01SO20
In-System Programmable Configuration...
XILINX
XC18V01SO20PDF下载
XC18V01SO20
In-System Programmable Configuration...
XILINX [Xilinx, Inc]
XC18V01SO20PDF下载
XC18V01VQ44
In-System Programmable Configuration...
XILINX
XC18V01VQ44PDF下载
XC18V01VQ44
In-System Programmable Configuration...
XILINX [Xilinx, Inc]
XC18V01VQ44PDF下载
XC18V01PC20C
In-System Programmable Configuration...
XILINX
XC18V01PC20CPDF下载
XC18V01PC20C
In-System Programmable Configuration...
XILINX [Xilinx, Inc]
XC18V01PC20CPDF下载
本文以此为出发点，提出并讨论一种利用fpga技术实现雷达视频积累的方法。 2 系统的硬件结构 在具体实现过程中主要采用一块基于fpga的芯达信号处理卡，既可以采集来自雷达接收机的中频、视频信号并对其进行数字信号处理，又可以自身模拟产生雷达中频、视频信号进行数字信号处理或不处理直接送往雷达信号处理机。雷达信号处理卡的硬件电路结构框图如图1所示。 fpga采用的是xilinx公司的100万门fpga芯片xc3s1000，其配置芯片为xilinx公司的1 mb容量prom芯片xc18v01，以主动串行方式对fpga进行上电配置。ad，da分别为adi公司12位高速模数转换芯片ad9432与14位高速数模转换芯片ad9764sram采用cypress公司的256 k×16 b sram芯片cytc1041。 设计中利用fpga实现32 b／33 mhz的pci接口逻辑，进行实时信号采集和传输控制。由于fpga具有层次化的存储器系统，其基本逻辑功能块可以配置成16×1，16×2或32×1的同步ram，或16×1的双端口同步ram，因此可以在fpga内部配置高速双口ram用来作为
； *8个全数字的延迟锁定环dll（delay locked loops），具有时钟移相和乘除功能； *支持ieee 1149.1边界扫描标准，具有基于sram的在系统配置功能。 我们使用xilinx foudation f3.1i软件开发xcv50e芯片。设计流程为：首先用编写vhdl语言程序、绘制原理图或设计状态机的方法生成网络表，功能仿真正确后，经过翻译、映射、放置和布线、时序优化及配置过程，生成比特流文件。然后，进行时序仿真，仿真通过后下载到prom中。（我们用了xilinx公司的xc18v01。） 1 结构及工作过程 1.1 系统结构和fpga结构 本通信系统由背板和若干通信子卡组成。背板并更有8个插槽，并布有blvds总线和其它控制、地址总线。通信子卡由ep7211芯片（负责数据处理）、xcv50e及dram、prom等外围芯片和元件组成，系统结构如图1所示。 设计完成后的xcv50e由控制部分、发送fifo、帧编码器、串化器、解串器、帧解码器、数据检出器、接收fifo、时钟倍频器及输入输出单元等部分组成，结构如图2所示。 1.2 工作过程 在发送子卡中，ep721
备的单频连续波、非连续波、各种形式的线性调频信号以外，还可以借助fpga庞大的资源优势和内部存储器，使非线性调频等更复杂的信号更容易实现。2.1 系统构成 在具体实现过程中主要采用一块基于fpga的雷达信号处理卡，既可以采集来自雷达接收机的中频、视频信号并对其进行数字信号处理，又可以自身模拟产生雷达中频、视频信号进行数字信号处理或不处理直接送往雷达信号处理机。 fpga采用xilinx公司的10万门fpga芯片xc2s100e，其配置芯片为xilinx公司的1mbit容量prom芯片xc18v01，以主动串行方式对fpga进行上电配置，a/d、d/a转换器分别为adi公司12位高速a/d数转换芯片ad9224与14位高速d/a转换芯片ad9764。sram采用cypress公司的256k×16bits sram芯片cy7c1041。 设计中利用fpga实现32位/33mhz的pci接口逻辑，进行实时信号采集和传输控制，由于fpga具有层次化的存储器系统，其基本逻辑功能块可以配置成16×1、16×2或32×1的同步ram，或16×1的端口同步ram。因此，可以在fpga内部配置高速双
fpga的庞大的资源优势和内部存储器，使非线性调频等更复杂的信号更容易实现。 2硬件系统的构成 在具体实现过程中主要采用一块基于fpga的雷达信号处理卡，既可以采集来自雷达接收机的中频、视频信号并对其进行数字信号处理，又可以自身模拟产生雷达中频、视频信号进行数字信号处理或不处理直接送往雷达信号处理机。雷达信号处理卡的硬件电路结构框图如图1所示。 fpga采用的是xilinx公司的10万门fpga芯片xc2s100e，其配置芯片为xilinx公司的1 mb容量prom芯片xc18v01，以主动串行方式对fpga进行上电配置。a／d，d／a分别为adi公司12位高速模数转换芯片ad9224与14位高速数模转换芯片ad9764。sram采用cypress公司的256k×16 bsram芯片cy7c1041。 结合本处理卡的结构特点，硬件上采用fpga与高速d／a方案产生线性调频信号。在fpga内部实现dds电路，fpga输出全数字的线性调频信号送往高速d／a得到最终的模拟线性调频信号。由于本处理卡采用pci总线结构，因此可通过计算机实时修改线性调频信号的参数设置，改善了人机
e的应用配置 xcv50e芯片是基于静态ram（sram）的fpga，其配置信息必须固化到另外的可编程rom（prom）芯片中。系统加电后，xcv50e芯片首先从prom中读取配置信息并加载到配置内存中。virtexe系列芯片中支持四种配置模式，分别为主串行模式、从串行模式、并行模式和边界扫描模式。 图4是xcv50e在主串行模式的配置电路图。图中配置模式选择位m2、m1、m0均连接到地；program为fpga配置控制信号；fpga的配置数据输入管脚din连接到prom芯片xc18v01的数据输出脚data；初始化指示信号init用作xc08v01的复位信号；配置完成信号done用作prom的片选信号。配置过程如下：当系统加电并且program首脚升高后，配置过程开始，xcv50e首先进行内部的初始经，初始化完成后，vcv50e释放init管脚，并从下一个配置时钟的上升沿开始从prom中读入配置数据流；全部数据读完后，fpga发出配置结束信号done来关闭prom，配置过程结束。下一个时钟起，xcv50e运行启动进程，之后就可以按设定的程序工作了。图5给出了xcv50e的配置流
联系人：
联系方式：
