维库欢迎您! [登录] | 免费注册
型号索引: A B C D E F G H I J K L M N O P S T U V W X 1 2 3 7 8 9
您现在的位置:捷配电子市场网>IC>XCV50E
XCV50E外观图

暂无外观图

返回顶部

XCV50E 全国供应商、供应信息

  • 建议:请优先选择带维库电子市场网VIP会员维库电子市场网金牌会员的供应商,采购更放心。接受小批量订单指该供应商接受小批量订单。

XCV50E PDF下载

  • 型号 简要描述 文件大小 厂家 下载
  • XCV50E  Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E  Virtex⑩-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6BG240C  Virtex⑩-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6BG240C  Virtex-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6BG240I  Virtex⑩-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6BG240I  Virtex-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6CS144C  Virtex-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 
  • XCV50E-6CS144I  Virtex-E 1.8 V Field Programmable Gate Arrays  89521K  XILINX [Xilinx, Inc]  下载 

XCV50E 相关中文资料

集系统级FPGA芯片XCV50E的结构与开发

  •    摘要:VIRTEXE系列是XILINX公司生产的新型FPGA芯片,可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。文中介绍了XCV50E芯片的结构特性、设计流程和配置过程,给出了具体的电路图和配置流程图。 关键词:FPGA 可配置逻辑块 设计流程 配置 XCV50E是XILINX公司VIRTEXE系列系统级FPGA芯片中的一员。其主要资源有71693个系统门、65536位块内存和176个用户I/O口(其中包括83对差分I/O口)。主要特性有:1.8V超低核心电压、支持20种高速总线标准、八个全数字延迟锁定环、0.18微米6层金属工艺、支持IEEE 1149.1边界扫描。VIRTEXE系列FPGA芯片具有卓越的整体性能和高速特性,是实现高速系统级设计的优选芯片。下面以XCV50E为例,介绍VIRTEXE系列FPGA的结构特性和开发流程。 1 XCV50E芯片的结构 XCV50E芯片主要由四部分组成,其结构图如图1所示,芯片中央是由16×24个可编程逻辑块(CLB)构成的CLB阵列,用以实现芯片的主要逻辑功能。芯片中16个4KB的块内存(BLOCK RAM或 [全文]

基于FPGA的总线型LVDS通信系统设计

  •    VDS(BUS LVDS)是LVDS技术在多点通信领域的扩展,要求附加总线仲裁设计、更大的驱动电流(10MA)和更好的阻抗匹配设计。 通常是LVDS电路设计使用各种专用芯片,如美国国家半导体公司的DS92LV16等。我们用FPGA芯片自行设计BLVDS内核及扩展部分。相比之下,使用FPGA可大幅减少芯片数量,降低成本,提高系统可靠性,同时具有更大的灵活性和向后兼容性。由于目前尚无实用的16位VLVDS收发器芯片问世,本设计也填补了专用芯片(ASIC)的空白。 我们最终选了XILINX公司的XCV50E。此芯片属于VIRTEX-E系列,具有如下特性: *0.18NM 6层金属工艺,具有5.8万个系统门; *使用1.8V核心电压,低功耗设计; *130MHZ同部时钟; *64KB的同步块同存(BLOCKRAM),可实现真正的双口操作; *支持包括LVDS、BLVDS在内的20种高性能接口标准; *8个全数字的延迟锁定环DLL(DELAY LOCKED LOOPS),具有时钟移相和乘除功能; *支持IEEE 1149.1边界扫描标准,具有基于SRAM的在系统配置功能。 我们使用XI [全文]

DEVICONET的无线节点适配器设计

  •    1个支持IRDA的通行串行口。其中DEVICENET端口使用FPGA+802.11B无线收发器与DEVICENET网络连接。 802.1LB无线收发电路主要由MAX2820和MAX2242等组合实现。MAX2820是单片零中频收发器.专为工作在2.4~2.5 GHZ ISM(工作/科学/医疗)波段的802.11B应用而设计,内部包含实现802.11B射频到基带传输所需的所有电路,加上功率放大器MAX2242、RF开关和带通滤波器等就可以构建完整的前端电路。FPGA选用XILINX公司的XCV50E,硬件电路如图2所示。 3.3数据链路层 数据链路层主要包括逻辑链接子层(LLC)和媒体访问控制子层(MAC)。另外,由于无线网络和DEVICENET网络频率有差异,故应有频率转换的功能。(1)硬件选择 数据链路功能由FPGA实现。本设计选用XILINX公司VIRTEXE系列系统级XCV50E。其主要资源有71 693个系统门、65 536位块内存和176个用户I/O口(其中包括83对差分I/O口)。主要特性有:1.8 V超低核心电压,支持20种高速总线标准,8个全数字 [全文]

XCV50E 相关应用

集系统级FPGA芯片XCV50E的结构与开发

  • 发布于2007-04-15 | 0 次阅读
  • 摘要:VIRTEXE系列是XILINX公司生产的新型FPGA芯片,可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。文中介绍了XCV50E芯片的结构特性、设计流程和配置过程,给出了具体的电路图和配置流程图。     关键词:FPGA 可配置逻辑块 设计流程 配置     XCV50E是XILINX公司VIRTEXE系列系统级FPGA芯片中的一员。其主要资源有71693个系统门、65536位块内存和176个用户I/O口(其中包括83对差...2007-04-15[全文]
XCV50E PDF下载

XCV50E PDF下载
大小:87.42 KB
厂家:XILINX [Xilinx, Inc]

XC62FP3302PR

XC6214P332PR

XTR111AIDGQR

XC9572XL-10TQ100C

XPC8260ZUIFBC

XC6206P282MR

XP162A12A6PR

XC6206P252MR

XC18V04VQ44C

XCS20XL-4TQ144C

推广链接