东芝开发出MIS型晶体管栅极绝缘膜积层技术
出处:杨真人 发布于:2010-01-04 10:42:22
东芝开发出了新型栅极绝缘膜积层技术,该技术可适用于16nm级以后LSI用的MIS型晶体管。该技术是一种在高介电率(high-k)栅极绝缘膜及锗(Ge)沟道之间插入“SrGex(Strontium Germanide)”界面层的工艺技术。可同时实现较高的载流子迁移率和栅极绝缘膜积层结构的薄化。
此前,MIS型晶体管的通道多用Si材料。但随着晶体管的微细化,因材料本身的限制,很难获得足够的驱动电流。所以,该公司采用了载流子迁移率更高的材料Ge,并对适用于该材料的栅极积层结构进行了开发。此前已知栅极绝缘膜采用二氧化锗(GeO2),可获得较高的载流子迁移率。然而该材料的介电率较低,无法实现16nm级以后的LSI所需的薄等价氧化膜厚(EOT)。
此次开发的工艺技术原理如下。首先,对超高真空中的Ge表面进行加热浄化。然后,在其上方堆积数个原子层的锶(Sr),继而形成高介电率绝缘膜层“LaAlO3”层。之后,在氮气中进行热处理。在这些工序中,Sr与Ge发生反应,形成SrGex层。
采用上述工艺的晶体管的正孔迁移率达到了481cm2/Vs。是采用high-k栅极绝缘膜锗pMIS晶体管的“值”(该公司),是不形成SrGex层时的3倍以上。并且是利用Si材料实现的正孔迁移率的2倍以上(在同一栅极电场进行比较)。
此次还对SrGex界面层的薄膜化进行了实证了。结果显示,因获得等价氧化膜厚1nm左右的栅极层积结构,基于SrGex界面层插入的等价氧化膜厚仅增加了0.2nm左右。这样,今后通过在界面层上形成更薄的高介电率绝缘膜,则采用介电率更高的绝缘膜,有望实现16nm级以后的LSI所需的0.5nm等价膜厚。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 什么是BMS?电池管理系统(BMS)到底在管理哪些东西?2024/4/25 17:32:18
- 离心机的种类是什么2024/4/24 17:43:40
- 电路仿真软件哪个比较好?2024/4/23 17:50:46
- TCP/IP协议包括哪些协议2024/4/22 17:33:22
- cps是什么意思?cps的含义_cps的特征2024/4/16 17:56:11