在现代工业生产及科学研究中的重要地位日益突出，并且实时高速数据采集的要求也不断提高。在信号、图像处理、信号处理等一些高速、高精度的测量中，都需要进行高速数据采集。现在通用的高速数据采集卡一般多是PCI卡或ISA卡，这些采集卡存在很多缺点，比如安装麻烦，价格昂贵，尤其是受插槽数量、地址、中断资源的限制，可扩展性差。

通用串行总线是用来连接外围设备与计算机之间的新式标准总线。它是一种快速、双向、同步传输、廉价的并可以实现热拔插的串行接口。USB技术是为实现计算机和通信集成而提出的一种用于扩充PC体系结构的工业标准。基于USB接口的高速数据采集卡，充分利用了USB总线的优点，它也必将被越来越多的用户所接受。

1、USB数据采集卡原理

1.1 USB简介

USB是英文Univeal Serial Bus的缩写，中文含义是“通用串行总线”。它支持在主机与各式各样即插即用的外设之间进行数据传输。它由主机预定传输数据的标准协议，在总线上的各种设备分享USB总线带宽。当总线上的外设和主机在运行时，允许自由添加、设置、使用以及拆除一个或多个外设。USB总线技术的提出就是想利用单一的总线技术，来满足多种应用领域的需要。USB1.1协议支持两种传输速度，即低速1.5Mbps和高速12Mbps。为了在高速接口之争中占有一席之地，2000年发布了USB2.0协议，它向下兼容USB1.1协议，数据的传输速率提高到480Mbps，这就使USB对打印机和其它需要快速传递大容量数据的外设更具吸引力。

为了满足实际数据采集USB传输速度较高的需要，选择了公司的内置USB接口微控制器芯片EZUSB FX2系列，开发了具有USB接口的高速数据采集卡。

1.2 系统框图

USB系统是一个主从系统，而非对等（peer-to-peer）系统。在主从系统中，命令是由主设备发出，而从设备只能接收命令，只有在主设备读取数据时，从设备才能提交数据。如图1所示，在USB控制器与外围之间需要一个FO，来充当数据的缓存区。那么，在USB从设备向主设备发送数据时存在一个问题：FIFO多大才能满足要求。为了满足数据采集中高速实时流数据垢应用，避免FIFO溢出，在我们的系统中，通过及S构造一个容量的FIFO（图1虚线框内所示），可以提供一个低成本并能满足高速实时流数据传输的解决方案。

2、USB数据采集卡硬件

2.1 EZ-USB FX2（CY7C68013）芯片

Cypress公司的EZ-USB FX2系列芯片是早符合USB2.0协议的微控制器之一，它集成了符合USB2.0协议的（transceiver），串行接口引擎（SIE），增强型的8051内核以及可编程的外围接口。FX2系列芯片独特的结构使得数据传输速度可达56Mbps，限度地满足了USB2.0的带宽。

EZ-USB FX2的微处理器是一个增强型的8051内核，性能可达标准8051的5～10倍，并与标准8051的指令完全兼容。增强型的8051内核使用世馘 作程序指令和数据，从而使得EZ-USB FX2具有“软”特性，也就是说，可以通过自行编写程序指令来实现所需的功能。EZ-USB FZ2使用增强型SIE/USB接口（称为USB核），通过执行USB部本身的协议来简化8051代码编写的工作。这样采用硬件完成USB塄，简化了固件代码的编制。对于固件代码的使用，主机通过软件的方法实现。这种方法充分利用FZ2内部的8KB RAM来装载8051代码和数据。由于EZ-USB FZ2具有重新枚举的能力，所以在初始化枚举时，用户并不需要断天设备就可以装载新的描述符。设备描述符和8051程序代码都能通过主机中的磁盘文件，只有商号、产品号和设备号从启动时从一个16字节的EEP到硬件中的。通过这种方式，可以比较容易地从主机升级软件和修改USB总线设备的固件代码。

EZ-USB FX2的通用可编程接口GF以及Masr/Slave端点FIFO所对应的8/16位数据总线，可以很容易地实现FX2与当前一些主流通过接口（如ATA、UTOPIA、EPP、PCMCIA和大部分处理器）的互连。它共有7个端点，端点0，端点1和IN和OUT，还有端点2、4、6和8。其中，前3个端点的大小是固定的64字节，后4个端点默认大小是2级512字节的FIFO，端点2和端点4默认是OUT端点，端点6和端点8默认是IN端点，而端点2和6分别可以定义为2级、3级或4级的器，每级的大小也可以是512字节或1024字节。从EZ-USB FX2方向来看，一个端点相当于通过总线收发数据的缓冲区，EZ-USB FX2从OUT缓冲区中读取端点数据，将通过USB传的端点数据写入IN缓冲区。它求全责备速（12 Mbps）和高速（480 Mbps）传输速率，并具有USB协议所规定的4种传输方式，即控制方式（control mode）、中断传输方式（interrupt mode）、批量传输方式（bulk mode）和等时传输方式（isochronous mode）。

EZ-USB FX2系列是基于RAM的“软”结构，在开发过程中允许无限制设置和升级；它支持全速USB总线吞吐量的传输，使用EZ-USB FX2进行设计，可以不受端点数、缓冲区大小和传输速度的限制；此外，其内核中做了大量的辅助指令，简化了编码，同时也加快了对USB特性的了解。基于以上EZ-USB FX2系列芯片的特性，在开发的过程中，采用了EZ-USB FX2系列中的CY7C68013芯片（128引脚），其简化结构如图2所示。

FX2可配置成三种不同的接口模式Ports、GPIF Master和Slave FIFO，本项目采用Slave FIFO模式。在该模式下，外部逻辑或外部处理器直接连接到FX2的端点FIFO，GPIF没有被激活，因为外部逻辑可以直接控制FIFO，所以FIFO的基本控制信号（标志、片选、使能）由FX2的引脚引出。外部控制可以是同步或异步，可以使用内部，也可以向FX2的接口提供外部时钟。

2.2 FPGA芯片EP1C6-Q240

在本设计中，所用的FPGA采用公司的CYCLONE芯片EP1C6-Q240。它是一款高速价比的A芯片，工作电压为1.5V，采用0.13μm工艺技术，全铜SRAM工艺，其存储器密度可达5980个逻辑单元，包含20个128×36位的RAM块，总的RAM空间达到92160位，内嵌了2个相环电路和一个用于连接SDRAM的特定双数据率（deficated data rate）接口。此外，该芯片还支持多种不同的标准（包括PCI接口，可连接ASSP和设备的接口以及串行设备接口等）。

这里FPGA的作用除了与SDRAM构成一个大容量的FIFO以外，还需要完成一些控制功能。对于本文的应用，需要完成HDB3码到NRZ码的转换及数据的串并转换等。具体问题要具体分析，用户可根据自己的需求对FPGA进行编程。

2.3 A/D转换芯片MAX1180

MAX1180是Maxim公司的双通道105Msps、3.3V工作电压、低功耗的高速A/D芯片，采样数据10位电平量化。它是采用差分输入，带有宽带跟踪/保持（track-and-hold）的双通道9级流水线型结构的s，如图3所示。实际的芯片包括两个图示的电路，作为输入的两路通道，互不干扰。各路采样信号每半个时钟周期通过一个STAGE，完成连续转换到数据输出共需5个时钟周期。每个流水线首先通过一个1.5位的快闪ADC对输入电码量化，然后再由产生一个对应于量化结果的电压并与输入电压作差，输出电压放大2倍后送到下流水线处理。A/D-D/A两次变化以及差分处理的目的在于进行差错校正，以保证在流水线上的各个阶段，ADC的偏移量得到补偿并且无代码丢失。

2.4 硬件连接

根据系统对数据传输的速度和实时性的要求，配置CY7C68013工作的接口模式为Slave FIFO模式。当进行数据采集时，硬件连接方式如图4所示。

A/D转换器的采样时钟同时作为CY7C68013的Slave FIFO模式的读写控制时钟，即CY7C68013的接口时钟连接到IFCLK引脚。SCWR/SLRD是CY7C68013 Slave FIFO的写使能/读允许信号。FPGA向C7C68013 Slave FIFO提供Slave FIFO输出允许信号SLOE，仅在数据输出时有效。FD［15:0］为16位双向数据总线。FIFOADR1：0》为端点FIFO选择信号。在数据输入时固定为00，选择的是端点2；在数据输出时固定为10，选择的是端点6。

3、USB数据采集卡软件

软件设计是一个USB设备开发的必备环节。USB应用系统软件设计分为三部分：初始化软件、主机操作系统上的客户驱动程序以及主机应用程序。初始化软件是到控制器中的固件代码，它响应各种来自系统的USB标准请求（包括USB设备的枚举、驱动程序的选择加载等），完成连接设备和主机的任务。主机应用软件通过客户驱动程序与系统USBI（USB Device Inteace）进行通信，其主要任务是将采集进来的数据流，根据所需处理功能的要求来完成各种基于Windows程序的处理。

3.1 EZ-USB FX2的初始化

通过固件程序的调度，主机才能得到设备的描述符以及完成端点数据的传输。对于固件程序的编程，其基本结构如下：

①初始化，包括处理器和外围电路的初始化；

②主函数，包括完成符合设备特定要求的代码；

③中断处理，包括处理各种中断的程序代码。

总的来说，固件程序的编写有两种方式。其一，对于熟悉8051汇编语言的用户来说，可以直接利用汇编语言编写结构紧凑、高效率的固件代码；其二，EZ-USB以利用现成的固件程序框架函数，根据设备的需求添加相庆的用户，来完成特定的目的。