在电子设计领域，晶振的放置位置是一个不容忽视的关键因素。今天，我们就通过一个实际来深入探讨晶振放置在 PCB 边缘所带来的问题。
　　某行车记录仪在测试时，需加一个外接适配器，上电运行测试时发现存在辐射超标情况，具体频点为 84MHz、144MHz、168MHz。接下来，我们将详细分析其辐射超标产生的原因，并给出相应的解决对策。

　

　　图 1：辐射测试数据
　　该产品仅有一块 PCB，上面有一个 12MHz 的晶体。经过仔细分析，我们发现超标频点恰好都是 12MHz 的倍频。进一步排查该机器容易出现 EMI 辐射超标的屏和摄像头，发现 LCD - CLK 是 33MHz，摄像头 MCLK 是 24MHz。通过排除法，去掉摄像头后，超标点依然存在；而通过屏蔽 12MHz 晶体，超标点有所降低。由此可以判断，144MHz 超标点与晶体有关。以下是该 PCB 的布局图：

　　

　　图 2：PCB 布局图
　　从 PCB 布局能够看出，12MHz 的晶体正好布置在了 PCB 边缘。当产品处于辐射发射的测试环境中时，被测产品的高速器件与实验室中的参考地会形成一定的容性耦合，进而产生寄生电容，从而导致共模辐射。寄生电容越大，共模辐射就越强。寄生电容实际上就是晶体与参考地之间的电场分布，当两者之间电压恒定时，两者之间电场分布越多，电场强度就越大，寄生电容也会越大。下面分别是晶体在 PCB 边缘与在 PCB 中间时的电场分布示意图：

　

　　图 3：PCB 边缘的晶振与参考接地板之间的电场分布示意图

　　

　　图 4：PCB 中间的晶振与参考接地板之间的电场分布示意图
　　从图中可以清晰地看到，当晶振布置在 PCB 中间，或者离 PCB 边缘较远时，由于 PCB 中工作地（GND）平面的存在，大部分的电场会被控制在晶振与工作地之间，也就是在 PCB 内部，这样分布到参考接地板的电场就会大大减小，从而使辐射发射降低。
　　针对这一问题，我们采取的处理措施是将晶振内移，使其离 PCB 边缘至少 1cm 以上的距离，并在 PCB 表层离晶振 1cm 的范围内敷铜，同时把表层的铜通过过孔与 PCB 地平面相连。经过修改后的测试结果频谱图显示，辐射发射有了明显改善。
　　在电子设计中，高速的印制线或器件与参考接地板之间的容性耦合，会引发 EMI 问题；敏感印制线或器件布置在 PCB 边缘会产生抗扰度问题。如果在设计中由于其他原因一定要将其布置在 PCB 边缘，那么可以在印制线边上再布一根工作地线，并多增加过孔将此工作地线与工作地平面相连，以此来降低潜在的风险。