在当今电子科技飞速发展的时代，摩尔定律持续推动着 MOSFET 栅极 CD 不断微缩。然而，在这一进程中，短沟道效应（SCE）、漏致势垒降低（DIBL）、阈值电压滚降（Vth Roll - off）等问题逐渐凸显，成为制约平面 MOS 小型化的瓶颈。LDD（轻掺杂漏）工艺在解决器件热载流子可靠性问题上发挥了重要作用，而 Halo 注入，也被称作口袋注入、晕环注入，凭借其独特的局部掺杂结构，成为 90nm~28nm 主流平面 CMOS 制程中抑制短沟效应的关键工艺。它与 LDD 相辅相成，是高性能逻辑芯片、存储芯片晶体管制造中不可或缺的工艺模块。

　　一、Halo 的结构定义与掺杂逻辑
　　Halo 从字面意思理解为 “光环、环形口袋”。它依托大角度倾斜离子注入工艺，在晶体管源漏延伸区下方、栅极两侧沟道端头形成一圈与衬底同导电类型的高掺杂区域，就像口袋一样包裹住沟道两端，所以也被行业称为 Pocket 注入。其掺杂规则遵循衬底极性匹配，对于 NMOS 采用 P 型硼（B/BF?）离子注入，PMOS 则采用 N 型磷、砷离子注入，掺杂类型与源漏区恰好相反。从纵向剖面来看，晶体管沟道呈现 “两端高掺杂、中间低掺杂” 的掺杂分布。沟道中心低掺杂能够保障载流子迁移率，从而提升管子导通性能；而两端 Halo 高掺杂则构筑起势垒屏障，实现了性能与漏电的平衡。
　　与垂直离子注入不同，Halo 依靠大倾角旋转注入工艺实现定点掺杂。具体来说，晶圆相对离子束倾斜 15°~45°，并沿 0°、90°、180°、270° 四个方位旋转分次注入，这样可以让离子绕过栅极侧壁，精准渗入 LDD 区域底部、沟道边缘下方。而常规垂直注入无法抵达该隐蔽区域，这也是 Halo 工艺标志性的工艺特征。
　　image
　　二、Halo 的作用：根治短沟道衍生弊病
　　当晶体管栅长缩小至亚微米级别后，漏极外加电压会使漏区耗尽层向沟道内部横向延展，出现电荷共享现象，直接引发 DIBL、关态漏电流激增、阈值电压随栅长缩短大幅下滑等问题。Halo 的设计初衷便是针对性解决上述痛点。
　　首先，它能够抑制 DIBL 与源漏穿通。沟道两端高浓度 Halo 掺杂可提升局部衬底掺杂浓度，压缩源漏耗尽层横向拓展空间，阻挡漏极电场侵入有源沟道，避免漏端电压降低沟道势垒、造成源漏非正常导通，大幅减小器件关态漏电。
　　其次，Halo 可以改善阈值电压均匀性。在晶圆量产中，受光刻 CD 均匀性、刻蚀偏差影响，同批次晶体管栅长存在细微差异，极易出现 Vth Roll - off。Halo 在沟道端头的掺杂补强，能削弱栅极 CD 波动带来的阈值漂移，提升整片晶圆器件 Vth 一致性，优化 CDU 带来的电性离散问题。
　　，Halo 搭配 LDD 能够实现器件综合优化。LDD 轻掺杂源漏侧重平缓漏端峰值电场，抑制热载流子注入引发的 HCI 可靠性损伤；Halo 则深耕沟道端头掺杂管控短沟效应。二者形成经典工艺组合，LDD 控可靠性、Halo 控短沟漏电，成为平面 MOS 的标准器件架构。
　　结构位置掺杂类型目标
　　LDD沟道与重源漏中间（横向）和源漏同型、轻掺平缓漏端电场，抑制热载流子 HCI 损伤
　　HaloLDD 正下方（纵向、沟道端头）和衬底同型、高掺抬高沟道两端势垒，抑制短沟 DIBL/SCE
　　三、Halo 在晶圆制造中的工艺时序
　　Halo 的注入时机受侧墙（Spacer）工艺严格约束，工序顺序错误会直接导致注入失效。标准栅极后段工艺流程为：多晶硅栅刻蚀成型→薄偏移侧墙制备→Halo 大角度倾斜注入→加厚氮化硅主侧墙→LDD 轻掺杂注入→源漏 N?/P?重掺杂注入。工艺关键点在于：Halo 必须在厚主侧墙形成前完成。因为厚氮化硅侧墙物理厚度大，会遮挡倾斜入射的离子束，阻隔离子进入沟道下方，导致 Halo 掺杂缺失，器件短沟性能劣化；而薄偏移侧墙厚度小，仅起到限定注入边界的作用，不会阻碍离子注入路径。
　　在量产中，Halo 的注入能量、剂量、倾角是关键工艺参数。低中能注入保证掺杂深度局限于 LDD 下层，避免杂质穿透至沟道主体；剂量过高会造成沟道整体掺杂抬升、器件阈值偏大、导通电阻恶化，剂量不足则无法形成有效势垒，失去抑制 SCE 的作用。
　　四、工艺变迁：从平面 MOS 到 FinFET/GAA 的演化
　　Halo 是平面 CMOS 时代的专属经典工艺，在 90nm、65nm、40nm、28nm 等成熟制程中得到了大批量应用。但随着先进制程迈入 FinFET（7/5nm）、GAA 环绕栅阶段，传统大倾角 Halo 注入逐步被替代。FinFET 依靠立体鳍状沟道结构、多面环绕栅极天然约束耗尽层延展，从器件结构层面大幅削弱短沟效应；GAA 全环栅器件则通过纳米片全包裹栅极彻底解决 SCE 问题。先进制程不再使用倾斜口袋注入，转而依靠源漏原位外延掺杂、沟道原位掺杂的方式实现等效 Halo 的电性效果。不过，在功率 MOS、成熟制程特色工艺（BCD 工艺）中，Halo 注入仍被广泛沿用，用于优化耐压与阈值稳定性。
　　五、量产工艺异常带来的电性影响
　　Halo 工艺参数偏移会直接连锁影响晶圆 CD 良率与器件电性。例如，注入倾角过小，离子无法充分深入沟道端头，Halo 有效掺杂区域不足，会导致 DIBL 超标、漏电抬升；注入剂量偏大，沟道两端掺杂过剩，器件 Vth 整体偏高，饱和导通电流下降；侧墙刻蚀尺寸偏移，注入窗口发生位移，会造成同片晶圆 Halo 掺杂不均，器件电性离散恶化。因此在 Fab 量产中，离子注入机台的倾角、剂量、转盘旋转精度均纳入 FDC 在线管控体系，配合 WAT 电性测试闭环优化工艺窗口。